JAJSFG0D November   2017  – June 2024 DRV3245Q-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4デバイスおよびドキュメントのサポート
    1. 4.1 デバイス サポート
      1. 4.1.1 デバイスの命名規則
    2. 4.2 ドキュメントのサポート
      1. 4.2.1 関連資料
    3. 4.3 ドキュメントの更新通知を受け取る方法
    4. 4.4 サポート・リソース
    5. 4.5 商標
    6. 4.6 静電気放電に関する注意事項
    7. 4.7 用語集
  6. 5改訂履歴
  7. 6メカニカル、パッケージ、および注文情報
    1. 6.1 付録：パッケージ オプション
    2. 6.2 テープおよびリール情報
    3. 6.3 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

DRV3245Q-Q1 デバイスは、3 相モータ・ドライブ・アプリケーション用の FET ゲート・ドライバ IC ですISO 26262 の機能安全性アプリケーションの該当する要件に従って設計されています。このデバイスには 3 つのハーフ・ブリッジ・ドライバがあり、それぞれがハイサイドとローサイドの N チャネルMOSFET を駆動でき、同時に FET の洗練された保護および監視機能を備えています。チャージ・ポンプ・ドライバにより 100% のデューティ・サイクルが可能になり、コールド・クランク動作時に低いバッテリ電圧をサポートします。電流センス・アンプの統合、内蔵位相コンパレータ、ドライバおよびそのペリフェラルの SPI ベースの構成により、ほとんどの外付け受動部品が不要になるため、部品表 (BOM) とプリント基板 (PCB) 面積を削減できます。

また、DRV3245Q-Q1 デバイスには各内部ブロックの診断および保護機能が搭載されており、一般的なシステム診断チェックがサポートされています。これらの各診断機能は SPI から開始でき、SPI 経由で報告されます。これらの内蔵機能の柔軟性から、このデバイスは広範な安全性アーキテクチャとシームレスに統合できます。

パッケージ情報
部品番号 (1) パッケージ 本体サイズ (公称)
DRV3245Q-Q1 PHP (HTQFP、48) 7.00mm × 7.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
DRV3245Q-Q1 概略回路図 概略回路図