JAJSC72I December   2014  – February 2023 DRV5013-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 磁気特性
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 磁界方向の定義
      2. 7.3.2 デバイスの出力
      3. 7.3.3 パワーオン時間
      4. 7.3.4 出力段
      5. 7.3.5 保護回路
        1. 7.3.5.1 過電流保護 (OCP)
        2. 7.3.5.2 負荷ダンプ保護機能
        3. 7.3.5.3 電源逆接続保護
    4. 7.4 デバイスの機能モード
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的な回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 構成例
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 代替の 2 線式アプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  9. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスのサポート
      1. 9.1.1 デバイス命名規則
      2. 9.1.2 デバイスのマーキング
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1.1 デバイス命名規則

図 9-1 に、DRV5013-Q1 デバイスの完全なデバイス名を読み取るための凡例を示します。

GUID-248F79E4-3FC1-4682-95FA-461B0E030B0A-low.gif図 9-1 デバイス命名規則