JAJSPH9A January   2023  – March 2024 DRV8144-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
    1. 5.1 HW バリアント
      1. 5.1.1 VQFN-HR (16) パッケージ
    2. 5.2 SPI バリアント
      1. 5.2.1 VQFN-HR (16) パッケージ
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1  電源 & 初期化
      2. 6.5.2  ロジック I/O
      3. 6.5.3  SPI I/O
      4. 6.5.4  構成ピン - HW バリアントのみ
      5. 6.5.5  パワー FET パラメータ
      6. 6.5.6  ハイサイド還流のスイッチング・パラメータ
      7. 6.5.7  ローサイド還流のスイッチング・パラメータ
      8. 6.5.8  IPROPI および ITRIP レギュレーション
      9. 6.5.9  過電流保護 (OCP)
      10. 6.5.10 過熱保護 (TSD)
      11. 6.5.11 電圧監視
      12. 6.5.12 負荷監視
      13. 6.5.13 フォルトの再試行設定
      14. 6.5.14 過渡熱インピーダンスと電流能力
    6. 6.6 SPI のタイミング要件
    7. 6.7 スイッチング波形
      1. 6.7.1 出力スイッチング遷移
        1. 6.7.1.1 ハイサイド還流
        2. 6.7.1.2 ローサイド還流
      2. 6.7.2 ウェークアップ遷移
        1. 6.7.2.1 HW バリアント
        2. 6.7.2.2 SPI バリアント
      3. 6.7.3 フォルト応答の遷移
        1. 6.7.3.1 再試行設定
        2. 6.7.3.2 ラッチ設定
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 HW バリアント
      2. 7.2.2 SPI バリアント
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
        1. 7.3.1.1 HW バリアント
        2. 7.3.1.2 SPI バリアント
      2. 7.3.2 ブリッジ制御
        1. 7.3.2.1 レジスタ - ピン制御 - SPI バリアントのみ
      3. 7.3.3 デバイス構成
        1. 7.3.3.1 スルーレート (SR)
        2. 7.3.3.2 IPROPI
        3. 7.3.3.3 ITRIP レギュレーション
        4. 7.3.3.4 DIAG
          1. 7.3.3.4.1 HW バリアント
          2. 7.3.3.4.2 SPI バリアント
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1 過電流保護 (OCP)
        2. 7.3.4.2 過熱保護 (TSD)
        3. 7.3.4.3 オフ状態診断 (OLP)
        4. 7.3.4.4 オン状態診断 (OLA) - SPI バリアントのみ
        5. 7.3.4.5 VM 過電圧監視
        6. 7.3.4.6 VM 低電圧監視
        7. 7.3.4.7 チャージ・ポンプ低電圧モニタ
        8. 7.3.4.8 パワー・オン・リセット (POR)
        9. 7.3.4.9 イベントの優先順位
    4. 7.4 プログラミング - SPI バリアントのみ
      1. 7.4.1 SPI インターフェイス
      2. 7.4.2 標準フレーム
      3. 7.4.3 複数ペリフェラルに対するSPI インターフェイス
        1. 7.4.3.1 複数のペリフェラルに対するデイジー・チェーン・フレーム
  9. 8 レジスタ・マップ - SPI バリアントのみ
    1. 8.1 ユーザー レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 負荷の概要
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 HW バリアント
      2. 9.2.2 SPI バリアント
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 バルク容量の決定
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.1 ユーザー レジスタ

次の表に、ユーザーがアクセスできるすべてのレジスタを示します。この表に記載されていないレジスタのアドレスは、すべて「予約済み」と見なされ、この空間へのアクセスはブロックされます。そのようなレジスタにアクセスすると、SPI_ERR が発生します。

表 8-1 ユーザー レジスタ
名称 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット 1 ビット 0 タイプ(2) アドレス
DEVICE_ID DEV_ID[5] DEV_ID[4] DEV_ID[3] DEV_ID[2] DEV_ID[1] DEV_ID[0] REV_ID[1] REV_ID[0] R 00h
FAULT_SUMMARY SPI_ERR(3) POR フォルト VMOV VMUV OCP TSD VCPUV(3) R 01h
STATUS1 OLA(6) OLA(6) ITRIP_CMP アクティブ OCP_H(7) OCP_L(8) OCP_H(7) OCP_L(8) R 02h
STATUS2 DRVOFF_STAT N/A(4) N/A(4) アクティブ N/A(4) N/A(4) N/A(4) OLP_CMP R 03h
COMMAND CLR_FLT N/A(4) N/A(4) SPI_IN_LOCK[1] SPI_IN_LOCK[0] (1) N/A(4) REG_LOCK[1] REG_LOCK[0] (1) R/W 08h
SPI_IN N/A(4) N/A(4) N/A(4) N/A(4) S_DRVOFF (1) SPARE(5)(1) SPARE(5) S_IN R/W 09h
CONFIG1 EN_OLA VMOV_SEL[1] VMOV_SEL[0] SSC_DIS(1) OCP_RETRY TSD_RETRY VMOV_RETRY OLA_RETRY R/W 0Ah
CONFIG2 SPARE(5) S_DIAG[1] S_DIAG[0] N/A(4) N/A(4) S_ITRIP[2] S_ITRIP[1] S_ITRIP[0] R/W 0Bh
CONFIG3 TOFF[1] TOFF[0] (1) N/A(4) S_SR[2] S_SR[1] S_SR[0] SPARE(5) SPARE(5) R/W 0Ch
CONFIG4 TOCP_SEL[1] TOCP_SEL[0] N/A(4) OCP_SEL[1] OCP_SEL[0] DRVOFF_SEL(1) SPARE(5) IN_SEL R/W 0Dh
(1) リセット時、デフォルトで 1b に設定。その他はリセット時、デフォルトで 0b に設定。
(2) R = 読み取り専用、R/W = 読み取り / 書き込み
(3) VCPUV は、すべての SPI フレームについて、SDO 応答の最初のバイトでは、SPI_ERR　に置き換えられています。SDO - 標準フレーム フォーマットを参照してください。
(4) N/A = 利用不可 (このビットを読み取ると 0b になります)
(5) SPARE = 冗長ビット。これらは、ユーザーがスクラッチ ビットとして利用できます。
(6) 2 つの OLA ビットのいずれかが設定されている場合、OLA が示されます
(7) 2 つの OCP_L ビットのいずれかが設定されている場合、OCP_L が示されます
(8) 2 つの OCP_H ビットのいずれかが設定されている場合、OCP_H が示されます

8.1.1 DEVICE_ID レジスタ (アドレス = 00h)

ユーザー レジスタ表に戻ります。

デバイス DEVICE_ID の値
DRV8143S-Q1 BAh
DRV8144S-Q1 CAh
DRV8145S-Q1 DAh
DRV8143P-Q1 BEh
DRV8145P-Q1 DEh

8.1.2 FAULT_SUMMARY レジスタ (アドレス = 01h) [リセット = 40h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 SPI_ERR R 0b 1b は前の SPI フレームで SPI 通信フォルトが発生したことを示します。
6 POR R 1b 1b は、パワーオンリセットが検出されたことを示します。
5 フォルト R 0b SPI-ERR、POR、VMOV、VMUV、OCP、TSD、OLA & VCPUV のロジック OR
4 VMOV R 0b 1b は、VM 過電圧が検出されたことを示します。スレッショルドを変更するか、または診断をディセーブルにするには、VMOV_SEL を、フォルト応答を設定するには、VMOV_RETRY を参照してください。
3 VMUV R 0b 1b は、VM 低電圧が検出されたことを示します。
2 OCP R 0b 1b は、1 つまたは複数のパワー FET で過電流が検出されたことを示します。スレッショルド & フィルタ時間を変更するには、OCP_SEL、TOCP_SEL を参照してください。フォルト応答を設定するには、OCP_RETRY を参照してください。
1 TSD R 0b 1b は過熱が検出されたことを示します。フォルト応答を設定するには、TSD_RETRY を参照してください。
0 VCPUV R 0b 1b は、チャージ ポンプ低電圧が検出されたことを示します。

8.1.3 STATUS1 レジスタ (アドレス = 02h) [リセット = 00h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 OLA R 0b 1b は、アクティブ状態のときに OUT で開放負荷状態が検出されたことを示します
6 OLA R 0b 1b は、アクティブ状態のときに OUT で開放負荷状態が検出されたことを示します
5 ITRIP_CMP R 0b 1b は、負荷電流が ITRIP レギュレーション レベルに達したことを示します。
4 アクティブ R 0b 1b は、デバイスがアクティブ状態であることを示します
3 OCP_H R 0b 1b は、OUT のハイサイド FET で過電流 (GND への短絡) が検出されたことを示します
2 OCP_L R 0b 1b は、OUT のローサイド FET で過電流 (VM への短絡) が検出されたことを示します
1 OCP_H R 0b 1b は、OUT のハイサイド FET で過電流 (GND への短絡) が検出されたことを示します
0 OCP_L R 0b 1b は、OUT のローサイド FET で過電流 (VM への短絡) が検出されたことを示します

8.1.4 STATUS2 レジスタ (アドレス = 03h) [リセット = 80h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 DRVOFF_STAT R 1b

このビットは、DRVOFF ピンの状態を示します。1b は、ピンの状態が High であることを意味します。
6、5 該当なし R 0b 該当なし
4 アクティブ R 0b 1b は、デバイスがアクティブ状態であることを示します (STATUS1 のビット 4 のコピー)
3、2、1 該当なし R 0b 該当なし
0 OLP_CMP R 0b このビットは、オフ状態診断 (OLP) コンパレータの出力です。

8.1.5 COMMAND レジスタ (アドレス = 08h) [リセット = 09h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 CLR_FLT R/W 0b クリア フォルト コマンド - 1b を書き込むと、フォルト レジスタで報告されたすべてのフォルトがクリアされ、 nFAULT ピンがアサート解除されます
6-5 該当なし R 0b 該当なし
4-3 SPI_IN_LOCK R/W 01b

10b を書き込むと、SPI_IN レジスタのロックを解除します

01b または 00b または 11b を書き込むと、SPI_IN レジスタをロックします

SPI_IN レジスタは、デフォルトでロックされています。
2 該当なし R 0b

該当なし
1-0 REG_LOCK R/W 01b

10b を書き込むと、CONFIG レジスタをロックします

01b または 00b または 11b を書き込むと、CONFIG レジスタをロック解除します

CONFIG レジスタは、デフォルトでロック解除されています。

8.1.6 SPI_IN レジスタ (アドレス = 09h) [リセット = 0Ch]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7-4 該当なし R 0b 該当なし
3 S_DRVOFF R/W 1b SPI_IN がロックされていない場合、DRVOFF ピンと等価なレジスタ ビットです。レジスタ ピン制御セクションを参照してください。
2-1 該当なし R 10b 該当なし
0 S_IN R/W 0b SPI_IN がロックされていない場合、IN ピンと等価なレジスタ ビットです。レジスタ ピン制御セクションを参照してください。

8.1.7 CONFIG1 レジスタ (アドレス = 0Ah) [リセット = 10h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 EN_OLA R/W 0b 1b を書き込むと、アクティブ状態で開放負荷検出をイネーブルにします。独立モードでは、ローサイド負荷に対して OLA は常にディセーブルになっています。「DIAG」セクションを参照してください。
6-5 VMOV_SEL R/W 0b VM 過電圧診断のスレッショルドを決定します

00b = VM > 35V

01b = VM > 28V

10b = VM > 18V

11b = VMOV ディセーブル
4 SSC_DIS R/W 1b 0b：スペクトラム拡散クロック機能をイネーブルにします
3 OCP_RETRY R/W 0b 1b を書き込むと、過電流検出の設定を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。
2 TSD_RETRY R/W 0b 1b を書き込むと、過熱検出の設定を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。
1 VMOV_RETRY R/W 0b 1b を書き込むと、VMOV 検出の設定を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。
0 OLA_RETRY R/W 0b 1b を書き込むと、アクティブ状態での開放負荷検出の設定を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。

8.1.8 CONFIG2 レジスタ (アドレス = 0Bh) [リセット = 00h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7 SPARE R/W 0b 未使用
6-5 S_DIAG R/W 0b 負荷タイプ表示 - DIAG 表を参照
4-3 該当なし R 0b 該当なし
2-0 S_ITRIP R/W 0b ITRIP レベル設定 - ITRIP 表を参照

8.1.9 CONFIG3 レジスタ (アドレス = 0Ch) [リセット = 40h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7-6 TOFF R/W 1b ITRIP 電流レギュレーションで使用する TOFF 時間

00b = 20µsec

01b = 30µsec

10b = 40µsec

11b = 50µsec
5 該当なし R 0b 該当なし
4-2 S_SR R/W 0b スルー レート構成 - セクション 7.3.3.1 を参照
1-0 SPARE R/W 0b 未使用

8.1.10 CONFIG4 レジスタ (アドレス = 0Dh) [リセット = 04h]

ユーザー レジスタ表に戻ります。

ビット フィールド 種類 リセット 説明
7-6 TOCP_SEL R/W 0b 過電流検出に対するフィルタ時間の設定

00b = 6µsec

01b = 3µsec

10b = 1.5µsec

11b = 最小 (約 0.2μsec)
5 該当なし R 0b 該当なし
4-3 OCP_SEL R/W 0b 過電流検出に対するスレッショルドの設定

00b = 100% 設定

01b、11b = 50% 設定

10b = 75% 設定
2 DRVOFF_SEL R/W 1b DRVOFF ピン - レジスタ ロジックの組み合わせ (SPI_IN がロックされていない場合)

0b = OR

1b = AND
1 SPARE R/W 0b 未使用
0 IN_SEL R/W 0b IN ピン - レジスタ ロジックの組み合わせ (SPI_IN がロックされていない場合)

0b = OR

1b = AND