JAJSUL1A May   2024  – July 2024 DRV8161 , DRV8162

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. Device Comparison Table
  6. Pin Configuration and Functions
  7. Specification
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information 1pkg
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Diagrams
  8. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Gate Drivers
        1. 7.3.1.1 PWM Control Modes
          1. 7.3.1.1.1 2-pin PWM Mode
          2. 7.3.1.1.2 1-pin PWM Mode (preview only)
          3. 7.3.1.1.3 Independent PWM Mode
        2. 7.3.1.2 Gate Drive Architecture
          1. 7.3.1.2.1 Tickle Charge Pump (TCP)
          2. 7.3.1.2.2 Deadtime and Cross-Conduction Prevention (Shoot through protection)
      2. 7.3.2 Pin Diagrams
        1. 7.3.2.1 Four Level Input Pin (CSAGAIN)
        2. 7.3.2.2 Digital output nFAULT (DRV8162, DRV8162L)
        3. 7.3.2.3 Digital InOut nFAULT/nDRVOFF (DRV8161)
        4. 7.3.2.4 Multi-level inputs (IDRIVE1 and IDRIVE2)
        5. 7.3.2.5 Multi-level digital input (VDSLVL)
        6. 7.3.2.6 Multi-level digital input DT/MODE
      3. 7.3.3 Low-Side Current Sense Amplifiers
        1. 7.3.3.1 Bidirectional Current Sense Operation
      4. 7.3.4 Gate Driver Shutdown Sequence (nDRVOFF)
        1. 7.3.4.1 nDRVOFF Diagnostic
      5. 7.3.5 Gate Driver Protective Circuits
        1. 7.3.5.1 GVDD Undervoltage Lockout (GVDD_UV)
        2. 7.3.5.2 MOSFET VDS Overcurrent Protection (VDS_OCP)
        3. 7.3.5.3 Thermal Shutdown (OTSD)
  9. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Typical Application with DRV8161
      2. 8.2.2 Typical Application with DRV8162 and DRV8162L
      3. 8.2.3 External Components
  10. Layout
    1. 9.1 Layout Guidelines
  11. 10Device and Documentation Support
    1. 10.1 Device Support
    2. 10.2 Documentation Support
      1. 10.2.1 Related Documentation
    3. 10.3 Receiving Notification of Documentation Updates
    4. 10.4 Community Resources
    5. 10.5 Trademarks
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information
    1. 12.1 Tape and Reel Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • ハーフブリッジ構成の 2 つの N チャネル MOSFET を駆動
    • ハイサイド MOSFET ソース / ドレイン最大 102V (絶対最大定格)
    • 8V (5V DRV8162L)~20V のゲート ドライブ電源
    • ブートストラップ ダイオードを内蔵
  • 16 レベルのゲート ドライブ ピーク電流
    • 16mA~1000mA ソース電流
    • 32mA~2000mA シンク電流
    • ソース - シンク電流比 1:1、1:2、1:3
  • 可変 PWM デッド タイム挿入 20ns~400ns
  • モーター位相 (SH) スイッチング向けの堅牢な設計
    • スルーレート 20V/µs
    • 負の過渡電圧 -20V
    • 2A の強力なゲート プルダウン
  • 冗長シャットダウン用にゲート駆動電源入力を分割 (DRV8162、DRV8162L)
  • 低オフセットの電流センス アンプ (DRV8161)
    • 可変ゲイン (5、10、20、40V/V)
  • 柔軟な PWM 制御インターフェイス、2 ピン PWM、独立 PWM モード
  • 13 レベル VDS 過電流スレッショルド
  • 独立したシャットダウン ピン (nDRVOFF)
  • ゲート ドライバ ソフト シャットダウン シーケンス
  • 保護機能内蔵
    • GVDD 低電圧 (GVDDUV)
    • ブートストラップ低電圧 (BST_UV)
    • MOSFET 過電流保護 (VDS)
    • 貫通電流保護
    • サーマル シャットダウン (OTSD)
    • フォルト状態インジケータ (nFAULT)
  • 3.3V および 5V のロジック入力をサポート