JAJSNT6C December 2021 – August 2022 DRV8243-Q1
PRODUCTION DATA
このモードでは、 2 つのハーフブリッジを 2 つの独立したハーフブリッジとして使用するよう構成します。 表 8-7 にブリッジ制御の真理値表を示します。負荷の説明図については、「負荷の概要」セクションを参照してください。
| nSLEEP | DRVOFF | EN/IN1 | PH/IN2 | OUT1 | OUT2 | IPROPI | デバイスの状態 |
|---|---|---|---|---|---|---|---|
| 0 | X | X | X | Hi-Z | Hi-Z | 電流なし | スリープ |
| 1 | 1 | 0 | 0 | Hi-Z | Hi-Z | 電流なし | スタンバイ |
| 1 | 1 | 1 | 0 | オフ状態診断 表を参照してください | 電流なし | スタンバイ | |
| 1 | 1 | 0 | 1 | 電流なし | スタンバイ | ||
| 1 | 1 | 1 | 1 | 電流なし | スタンバイ | ||
| 1 | 0 | 0 | 0 | L | L | 電流なし | アクティブ |
| 1 | 0 | 0 | 1 | L | H(5) | ISNS2(1) | アクティブ |
| 1 | 0 | 1 | 0 | H(5) | L | ISNS1(1) | アクティブ |
| 1 | 0 | 1 | 1 | H(5) | H(5) | ISNS1 + ISNS2(1) | アクティブ |
SPI バリアントでは、SPI_IN レジスタがロックされていない場合、SPI_IN レジスタにある等価ビット S_DRVOFF および S_DRVOFF2 により、両方のハーフブリッジを個別に Hi-Z 制御することができます。表 8-8 に、ピンとレジスタを組み合わせた入力を使用するブリッジ制御の真理値表を示します。表 8-8 に示す組み合わせ入力の詳細については、「レジスタ - ピン制御」を参照してください。
| nSLEEP | DRVOFF1 組み合わせ | DRVOFF2 組み合わせ | EN/IN1 組み合わせ | PH/IN2 組み合わせ | OUT1 | OUT2 | IPROPI | デバイスの状態 |
|---|---|---|---|---|---|---|---|---|
| 0 | X | X | X | X | Hi-Z | Hi-Z | 電流なし | スリープ |
| 1 | 1 | 1 | 0 | 0 | Hi-Z | Hi-Z | 電流なし | スタンバイ |
| 1 | 1 | 1 | 1 | 0 | オフ状態診断 表を参照してください | 電流なし | スタンバイ | |
| 1 | 1 | 1 | 0 | 1 | 電流なし | スタンバイ | ||
| 1 | 1 | 1 | 1 | 1 | 電流なし | スタンバイ | ||
| 1 | 1 | 0 | x | 0 | Hi-Z | L | 電流なし | アクティブ |
| 1 | 1 | 0 | x | 1 | Hi-Z | H(5) | ISNS2(1) | アクティブ |
| 1 | 0 | 1 | 0 | X | L | Hi-Z | 電流なし | アクティブ |
| 1 | 0 | 1 | 1 | X | H(5) | Hi-Z | ISNS1(1) | アクティブ |
| 1 | 0 | 0 | 0 | 0 | L | L | 電流なし | アクティブ |
| 1 | 0 | 0 | 0 | 1 | L | H(5) | ISNS2(1) | アクティブ |
| 1 | 0 | 0 | 1 | 0 | H(5) | L | ISNS1(1) | アクティブ |
| 1 | 0 | 0 | 1 | 1 | H(5) | H(5) | ISNS1 + ISNS2(1) | アクティブ |
このモードでのデバイスの動作を以下に示します。