JAJSHQ9B June   2020  – July 2022 DRV8436E

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
    1.     デバイスのオプション
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 PWM モータ・ドライバ
      2. 7.3.2 ブリッジの制御
      3. 7.3.3 電流レギュレーション
      4. 7.3.4 ディケイ・モード
        1. 7.3.4.1 スロー・ディケイ
        2. 7.3.4.2 ミックス・ディケイ
        3. 7.3.4.3 ファースト・ディケイ
        4. 7.3.4.4 スマート・チューン・ダイナミック・ディケイ
        5. 7.3.4.5 ブランキング時間
      5. 7.3.5 チャージ･ポンプ
      6. 7.3.6 リニア電圧レギュレータ
      7. 7.3.7 論理およびクワッドレベル・ピン構造図
        1. 7.3.7.1 nFAULT ピン
      8. 7.3.8 保護回路
        1. 7.3.8.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.8.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.8.3 過電流保護 (OCP)
        4. 7.3.8.4 サーマル・シャットダウン (OTSD)
        5. 7.3.8.5 36
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 動作モード (nSLEEP = 1)
      3. 7.4.3 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 主要アプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流レギュレーション
    3. 8.3 代表的なアプリケーション
      1. 8.3.1 設計要件
      2. 8.3.2 詳細な設計手順
        1. 8.3.2.1 電流レギュレーション
        2. 8.3.2.2 ステッピング・モータの速度
        3. 8.3.2.3 ディケイ・モード
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 関連リンク
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 コミュニティ・リソース
    5. 11.5 商標
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.2 ブリッジの制御

DRV8436E は、PH/EN インターフェイスを使用して制御されます。表 7-2 に、フル H ブリッジの状態を示します。この表では、DRV8436E に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、xOUT1 から xOUT2 の方向に定義されています。

表 7-2 DRV8436E の (PH/EN) 制御インターフェイス
nSLEEP ENx PHx xOUT1 xOUT2 説明
0 X X ハイ・インピーダンス ハイ・インピーダンス スリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス)
1 0 X ハイ・インピーダンス ハイ・インピーダンス H ブリッジはディセーブル (ハイ・インピーダンス)
1 1 0 L H 逆方向 (xOUT2 から xOUT1 への電流)
1 1 1 H L 順方向 (xOUT1 から xOUT2 への電流)

DRV8436P は、PWM インターフェイスを使用して制御されます。表 7-3 に、フル H ブリッジの状態を示します。この表では、DRV8436P に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、xOUT1 から xOUT2 の方向に定義されています。

表 7-3 DRV8436P の (PWM) 制御インターフェイス
nSLEEPxIN1xIN2xOUT1xOUT2説明
0XXハイ・インピーダンスハイ・インピーダンススリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス)
100ハイ・インピーダンスハイ・インピーダンスコースト、H ブリッジはディセーブル (ハイ・インピーダンス)
101LH逆方向 (xOUT2 から xOUT1 への電流)
110HL順方向 (xOUT1 から xOUT2 への電流)
111LLブレーキ、ローサイド・スロー・ディケイ