JAJSHQ9B June   2020  – July 2022 DRV8436E

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
    1.     デバイスのオプション
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 PWM モータ・ドライバ
      2. 7.3.2 ブリッジの制御
      3. 7.3.3 電流レギュレーション
      4. 7.3.4 ディケイ・モード
        1. 7.3.4.1 スロー・ディケイ
        2. 7.3.4.2 ミックス・ディケイ
        3. 7.3.4.3 ファースト・ディケイ
        4. 7.3.4.4 スマート・チューン・ダイナミック・ディケイ
        5. 7.3.4.5 ブランキング時間
      5. 7.3.5 チャージ･ポンプ
      6. 7.3.6 リニア電圧レギュレータ
      7. 7.3.7 論理およびクワッドレベル・ピン構造図
        1. 7.3.7.1 nFAULT ピン
      8. 7.3.8 保護回路
        1. 7.3.8.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.8.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.8.3 過電流保護 (OCP)
        4. 7.3.8.4 サーマル・シャットダウン (OTSD)
        5. 7.3.8.5 36
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 動作モード (nSLEEP = 1)
      3. 7.4.3 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 主要アプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流レギュレーション
    3. 8.3 代表的なアプリケーション
      1. 8.3.1 設計要件
      2. 8.3.2 詳細な設計手順
        1. 8.3.2.1 電流レギュレーション
        2. 8.3.2.2 ステッピング・モータの速度
        3. 8.3.2.3 ディケイ・モード
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 関連リンク
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 コミュニティ・リソース
    5. 11.5 商標
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

GUID-FA1E8B63-EF02-423C-B496-9B98DF2AD1F3-low.gif図 5-1 PWP PowerPAD™ パッケージ 28 ピン HTSSOP 上面図 DRV8436E
GUID-88FFC077-F38D-41A0-B490-4DEF564878ED-low.gif図 5-2 RGE パッケージ 24 ピン VQFN (露出サーマル・パッド付き) 上面図 DRV8436E
GUID-80D3639C-7EA4-4569-9190-4FEC5719E6B8-low.gif図 5-3 PWP PowerPAD™ パッケージ 28 ピン HTSSOP 上面図 DRV8436P
GUID-59C5C41C-C2F6-46DE-8B1E-61487C64C17B-low.gif図 5-4 RGE パッケージ 24 ピン VQFN (露出サーマル・パッド付き) 上面図 DRV8436P
表 5-1 ピン機能
ピン 種類 説明
名称 PWP RGE
DRV8436E DRV8436P DRV8436E DRV8436P
ADECAY 21 21 16 16 I ディケイ・モード設定ピン。ブリッジ A のディケイ・モードを設定。クワッド・レベル・ピン。
AEN 25 — 20 — I ブリッジ A のイネーブル入力。ロジック High でブリッジ A はイネーブル、ロジック Low でブリッジ A はディセーブル (ハイ・インピーダンス)。
AIN1 — 25 — 20 I ブリッジ A の PWM 入力。H ブリッジ A の状態をロジック制御、内部プルダウン。
AIN2 — 24 — 19 I ブリッジ A の PWM 入力。H ブリッジ A の状態をロジック制御、内部プルダウン。
AOUT1 5 5 3 3 O 巻線 A 出力。モータの巻線に接続。
AOUT2 6 6 4 4 O 巻線 A 出力。モータの巻線に接続。
APH 24 — 19 — I ブリッジ A の Phase 入力。ロジック High で AOUT1 から AOUT2 に電流を駆動。
VREFA 18 18 13 13 I 基準電圧入力。このピンの電圧で H ブリッジ A のフルスケール・チョッピング電流を設定。最大値は 3.3V。DVDD と抵抗分割器を使用して VREF を供給可能。
BDECAY 20 20 15 15 I ディケイ・モード設定ピン。ブリッジ B のディケイ・モードを設定。クワッド・レベル・ピン。
BEN 23 — 18 — I ブリッジ B のイネーブル入力。ロジック High でブリッジ B はイネーブル、ロジック Low でブリッジ B はディセーブル (ハイ・インピーダンス)
BIN1 — 23 — 18 I ブリッジ B の PWM 入力。H ブリッジ B の状態をロジック制御。内部プルダウン。
BIN2 — 22 — 17 I ブリッジ B の PWM 入力。H ブリッジ B の状態をロジック制御。内部プルダウン。
BOUT1 10 10 6 6 O 巻線 B 出力。モータの巻線に接続。
BOUT2 9 9 5 5 O 巻線 B 出力。モータの巻線に接続。
BPH 22 — 17 — I ブリッジ B の Phase 入力。ロジック High で BOUT1 から BOUT2 に電流を駆動。
VREFB 17 17 12 12 I 基準電圧入力。このピンの電圧で H ブリッジ B のフルスケール・チョッピング電流を設定。最大値は 3.3V。DVDD と抵抗分割器を使用して VREF を供給可能。
CPH 28 28 23 23 PWR チャージ・ポンプのスイッチング・ノード。X7R、0.022μF、VM 定格セラミック・コンデンサを CPH と CPL の間に接続。
CPL 27 27 22 22
GND 14 14 9 9 PWR デバイスのグランド。システム・グランドに接続。
TOFF 19 19 14 14 I 電流チョッピング中のディケイ・モードのオフ時間を設定。クワッドレベル・ピン。
DVDD 15 15 10 10 PWR ロジック電源電圧。X7R、0.47µF、6.3V または 10V 定格セラミック・コンデンサを GND との間に接続。
VCP 1 1 24 24 O チャージ・ポンプの出力。X7R、0.22μF、16V セラミック・コンデンサを VM との間に接続。
VM 2、13 2、13 1、8 1、8 PWR 電源。モータ電源電圧に接続し、VM 定格の 2 つの 0.01µF セラミック・コンデンサ (各ピンに 1 つずつ) と 1 つのバルク・コンデンサを使用して GND にバイパス。
PGND 3、12 3、12 2、7 2、7 PWR 電源グランド。両方の PGND ピンは内部で短絡。PCB 上のシステム・グランドに接続。
nFAULT 16 16 11 11 O フォルト通知。フォルト条件により論理 Low に駆動。オープン・ドレイン出力には外部プルアップ抵抗が必要。
nSLEEP 26 26 21 21 I スリープ・モード入力。ロジック High でデバイスをイネーブル。ロジック Low で低消費電力スリープ・モードに移行。内部プルダウン抵抗。
NC 4、7、8、11 4、7、8、11 - - - 無接続ピン。これらのピンには何も接続しない。