JAJSL46A August   2022  – December 2022 DRV8452

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1 SPI のタイミング要件
      2. 6.5.2 STEP と DIR のタイミング要件
    6. 6.6 代表的な特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  動作インターフェイス
      2. 7.3.2  ステッパ・モーター・ドライバの電流定格
        1. 7.3.2.1 ピーク電流定格
        2. 7.3.2.2 RMS 電流定格
        3. 7.3.2.3 フルスケール電流定格
      3. 7.3.3  PWM モーター・ドライバ
      4. 7.3.4  マイクロステッピング・インデクサ
      5. 7.3.5  インデクサ出力
        1. 7.3.5.1 nHOME 出力
      6. 7.3.6  自動マイクロステッピング・モード
      7. 7.3.7  カスタム・マイクロステッピング表
      8. 7.3.8  電流レギュレーション
        1. 7.3.8.1 内部リファレンス電圧
      9. 7.3.9  電流レギュレーション減衰モード
        1. 7.3.9.1 低速減衰
        2. 7.3.9.2 混合減衰
        3. 7.3.9.3 スマート・チューン・ダイナミック減衰
        4. 7.3.9.4 スマート・チューン・リップル・コントロール
        5. 7.3.9.5 PWM オフ時間
        6. 7.3.9.6 電流レギュレーション・ブランキング時間とグリッチ除去時間
      10. 7.3.10 外付け抵抗による電流検出
      11. 7.3.11 サイレント・ステップ減衰モード
      12. 7.3.12 自動トルクの動的電流調整
        1. 7.3.12.1 自動トルク学習ルーチン
        2. 7.3.12.2 電流制御ループ
        3. 7.3.12.3 PD 制御ループ
        4. 7.3.12.4 自動トルクによる効率向上
      13. 7.3.13 静止電力節約モード
      14. 7.3.14 チャージ・ポンプ
      15. 7.3.15 リニア電圧レギュレータ
      16. 7.3.16 VCC 電圧電源
      17. 7.3.17 ロジックレベル、トライレベル、クワッドレベルのピン配置図
      18. 7.3.18 スペクトラム拡散
      19. 7.3.19 保護回路
        1. 7.3.19.1  VM 低電圧誤動作防止
        2. 7.3.19.2  VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.19.3  ロジック電源パワーオン・リセット (POR)
        4. 7.3.19.4  過電流保護 (OCP)
          1. 7.3.19.4.1 ラッチド・シャットダウン
          2. 7.3.19.4.2 自動リトライ
        5. 7.3.19.5  ストール検出
        6. 7.3.19.6  開放負荷検出 (OL)
        7. 7.3.19.7  過熱警告 (OTW)
        8. 7.3.19.8  サーマル・シャットダウン (OTSD)
          1. 7.3.19.8.1 ラッチド・シャットダウン
          2. 7.3.19.8.2 自動リトライ
        9. 7.3.19.9  電源電圧検出
        10. 7.3.19.10 nFAULT 出力
        11. 7.3.19.11 フォルト条件のまとめ
      20. 7.3.20 デバイスの機能モード
        1. 7.3.20.1 スリープ・モード
        2. 7.3.20.2 ディセーブル・モード
        3. 7.3.20.3 動作モード
        4. 7.3.20.4 nSLEEP リセット・パルス
        5. 7.3.20.5 機能モードのまとめ
    4. 7.4 プログラミング
      1. 7.4.1 シリアル・ペリフェラル・インターフェイス (SPI) 通信
        1. 7.4.1.1 SPI フォーマット
        2. 7.4.1.2 デイジー・チェーン構成における複数のターゲット・デバイスの SPI
        3. 7.4.1.3 パラレル構成の複数のターゲット・デバイスのための SPI
    5. 7.5 レジスタ・マップ
      1. 7.5.1 ステータス・レジスタ
        1. 7.5.1.1 FAULT (アドレス=0x00) [デフォルト=00h]
        2. 7.5.1.2 DIAG1 (アドレス=0x01) [デフォルト=00h]
        3. 7.5.1.3 DIAG2 (アドレス=0x02) [デフォルト=00h]
        4. 7.5.1.4 DIAG3 (アドレス=0x03) [デフォルト=00h]
      2. 7.5.2 制御レジスタ
        1. 7.5.2.1  CTRL1 (アドレス=0x04) [デフォルト=0Fh]
        2. 7.5.2.2  CTRL2 (アドレス=0x05) [デフォルト=06h]
        3. 7.5.2.3  CTRL3 (アドレス=0x06) [デフォルト=38h]
        4. 7.5.2.4  CTRL4 (アドレス=0x07) [デフォルト=49h]
        5. 7.5.2.5  CTRL5 (アドレス=0x08) [デフォルト=03h]
        6. 7.5.2.6  CTRL6 (アドレス=0x09) [デフォルト=20h]
        7. 7.5.2.7  CTRL7 (アドレス=0x0A) [デフォルト=FFh]
        8. 7.5.2.8  CTRL8 (アドレス=0x0B) [デフォルト=0Fh]
        9. 7.5.2.9  CTRL9 (アドレス=0x0C) [デフォルト=10h]
        10. 7.5.2.10 CTRL10 (アドレス=0x0D) [デフォルト=80h]
        11. 7.5.2.11 CTRL11 (アドレス=0x0E) [デフォルト=FFh]
        12. 7.5.2.12 CTRL12 (アドレス=0x0F) [デフォルト=20h]
        13. 7.5.2.13 CTRL13 (アドレス=0x10) [デフォルト=10h]
      3. 7.5.3 インデクサ・レジスタ
        1. 7.5.3.1 INDEX1 (アドレス=0x11) [デフォルト=80h]
        2. 7.5.3.2 INDEX2 (アドレス=0x12) [デフォルト=80h]
        3. 7.5.3.3 INDEX3 (アドレス=0x13) [デフォルト=80h]
        4. 7.5.3.4 INDEX4 (アドレス=0x14) [デフォルト=82h]
        5. 7.5.3.5 INDEX5 (アドレス=0x15) [デフォルト=B5h]
      4. 7.5.4 カスタム・マイクロステッピング・レジスタ
        1. 7.5.4.1 CUSTOM_CTRL1 (アドレス=0x16) [デフォルト=00h]
        2. 7.5.4.2 CUSTOM_CTRL2 (アドレス=0x17) [デフォルト=00h]
        3. 7.5.4.3 CUSTOM_CTRL3 (アドレス=0x18) [デフォルト=00h]
        4. 7.5.4.4 CUSTOM_CTRL4 (アドレス=0x19) [デフォルト=00h]
        5. 7.5.4.5 CUSTOM_CTRL5 (アドレス=0x1A) [デフォルト=00h]
        6. 7.5.4.6 CUSTOM_CTRL6 (アドレス=0x1B) [デフォルト=00h]
        7. 7.5.4.7 CUSTOM_CTRL7 (アドレス=0x1C) [デフォルト=00h]
        8. 7.5.4.8 CUSTOM_CTRL8 (アドレス=0x1D) [デフォルト=00h]
        9. 7.5.4.9 CUSTOM_CTRL9 (アドレス=0x1E) [デフォルト=00h]
      5. 7.5.5 自動トルク・レジスタ
        1. 7.5.5.1  ATQ_CTRL1 (アドレス=0x1F) [デフォルト=00h]
        2. 7.5.5.2  ATQ_CTRL2 (アドレス=0x20) [デフォルト=00h]
        3. 7.5.5.3  ATQ_CTRL3 (アドレス=0x21) [デフォルト=00h]
        4. 7.5.5.4  ATQ_CTRL4 (アドレス=0x22) [デフォルト=20h]
        5. 7.5.5.5  ATQ_CTRL5 (アドレス=0x23) [デフォルト=00h]
        6. 7.5.5.6  ATQ_CTRL6 (アドレス=0x24) [デフォルト=00h]
        7. 7.5.5.7  ATQ_CTRL7 (アドレス=0x25) [デフォルト=00h]
        8. 7.5.5.8  ATQ_CTRL8 (アドレス=0x26) [デフォルト=00h]
        9. 7.5.5.9  ATQ_CTRL9 (アドレス=0x27) [デフォルト=00h]
        10. 7.5.5.10 ATQ_CTRL10 (アドレス=0x28) [デフォルト=08h]
        11. 7.5.5.11 ATQ_CTRL11 (アドレス=0x29) [デフォルト=0Ah]
        12. 7.5.5.12 ATQ_CTRL12 (アドレス=0x2A) [デフォルト=FFh]
        13. 7.5.5.13 ATQ_CTRL13 (アドレス=0x2B) [デフォルト=05h]
        14. 7.5.5.14 ATQ_CTRL14 (アドレス=0x2C) [デフォルト=0Fh]
        15. 7.5.5.15 ATQ_CTRL15 (アドレス=0x2D) [デフォルト=00h]
        16. 7.5.5.16 ATQ_CTRL16 (アドレス=0x2E) [デフォルト=FFh]
        17. 7.5.5.17 ATQ_CTRL17 (アドレス=0x2F) [デフォルト=00h]
        18. 7.5.5.18 ATQ_CTRL18 (アドレス=0x30) [デフォルト=00h]
      6. 7.5.6 サイレント・ステップ・レジスタ
        1. 7.5.6.1 SS_CTRL1 (アドレス=0x31) [デフォルト=00h]
        2. 7.5.6.2 SS_CTRL2 (アドレス=0x32) [デフォルト=00h]
        3. 7.5.6.3 SS_CTRL3 (アドレス=0x33) [デフォルト=00h]
        4. 7.5.6.4 SS_CTRL4 (アドレス=0x34) [デフォルト=00h]
        5. 7.5.6.5 SS_CTRL5 (アドレス=0x35) [デフォルト=FFh]
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッパ・モーターの速度
      3. 8.2.3 アプリケーション特性の波形
      4. 8.2.4 熱に関連する計算
        1. 8.2.4.1 消費電力
        2. 8.2.4.2 導通損失
        3. 8.2.4.3 スイッチング損失
        4. 8.2.4.4 静止電流による消費電力
        5. 8.2.4.5 全消費電力
        6. 8.2.4.6 デバイスの接合部温度の推定
        7. 8.2.4.7 熱画像
  9. 9 熱に関する注意事項
    1. 9.1 サーマル・パッド
    2. 9.2 PCB 材料に関する推奨事項
  10. 10電源に関する推奨事項
    1. 10.1 バルク容量
    2. 10.2 電源
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.5.5.5 ATQ_CTRL5 (アドレス=0x23) [デフォルト=00h]

図 7-92 に ATQ_CTRL5 レジスタを示し、表 7-76 にこのレジスタのフィールドの説明を示します。

読み出し / 書き込み

「レジスタ・マップ表」に戻ります

図 7-92 ATQ_CTRL5 レジスタ
76543210

ATQ_LRN_CONST2[7:0]

R/W-00000000b
表 7-76 ATQ_CTRL5 レジスタのフィールドの説明
ビットフィールド種類デフォルト説明
7-0

ATQ_LRN_CONST2[7:0]

R/W00000000b

最終学習電流レベルにおける ATQ_LRN パラメータの 8LSB ビットを示します。