JAJSJR7B August 2022 – October 2023 DRV8462
PRODUCTION DATA
DDW パッケージには、デバイスの底面に PowerPAD™ が使用されています。
DDV パッケージには、デバイスの上面に PowerPAD™ が使用されており、ヒートシンクとの熱結合が可能です。
ピン | 種類 | 説明 | ||
---|---|---|---|---|
名称 | DDW | DDV | ||
VCP | 1 | 22 | 電力 | チャージ・ポンプの出力。X7R、1μF、16V セラミック・コンデンサを VCP と VM との間に接続します。 |
VM | 2、11、12、21 | 2、11、12、21 | 電力 | 電源。モーター電源電圧に接続し、VM 定格の 2 つの 0.01μF セラミック・コンデンサ (ピンの各ペアに 1 つずつ) と 1 つのバルク・コンデンサを使用して PGNDA と PGNDB にバイパスします。 |
PGNDA | 3、10 | 13、20 | 電力 | 電源グランド。システム・グランドに接続します。 |
PGNDB | 13、20 | 3、10 | 電力 | 電源グランド。システム・グランドに接続します。 |
AOUT1 | 4、5、6 | 17、18、19 | 出力 | 巻線 A 出力。モーターの巻線に接続します。 |
AOUT2 | 7、8、9 | 14、15、16 | 出力 | 巻線 A 出力。モーターの巻線に接続します。 |
BOUT2 | 14、15、16 | 7、8、9 | 出力 | 巻線 B 出力。モーターの巻線に接続します。 |
BOUT1 | 17、18、19 | 4、5、6 | 出力 | 巻線 B 出力。モーターの巻線に接続します。 |
GND | 22、23 | 1、44 | 電力 | デバイスのグランド。システム・グランドに接続します。 |
DVDD | 24 | 43 | 電力 | 内部 LDO 出力。X7R、1μF、6.3V または 10V 定格セラミック・コンデンサを GND との間に接続します。 |
VCC | 25 | 42 | 電力 | 内部ロジック・ブロックの電源電圧。個別のロジック電源電圧が利用できない場合は、VCC ピンを DVDD ピンに接続します。SPI インターフェイスで構成した場合、VCC ピンは SDO 出力の電源ピンとしても機能します。詳しくは、セクション 7.3.17 を参照してください。 |
nFAULT | 26 | 41 | オープン・ドレイン | フォルト通知出力。フォルト条件のときにロジック Low にプルされます。オープン・ドレイン nFAULT には外付けプルアップ抵抗が必要です。 |
nHOME | 27 | 40 | オープン・ドレイン | 内部インデクサがステップ・テーブルのホーム位置 (45°) にあるとき、ロジック Low にプルされます。nHOME ピンは、360° の電気的回転 (4 回のフルステップ) ごとに 1 つの Low パルスを出力します。詳しくは、セクション 7.3.5.1 を参照してください。 |
MODE | 28 | 39 | 入力 | MODE ピンは、SPI インターフェイスまたはハードウェア (H/W) ピン・インターフェイスで動作するようにデバイスをプログラムします。詳しくは、セクション 7.3.1 を参照してください。 |
RSVD | 29、30、31、32 | 35、36、37、38 | - | 予約済み。未接続のままにします。 |
VREF | 33 | 34 | 入力 | フルスケール電流を設定するための電圧リファレンス入力。DVDD と分割抵抗を使用して VREF を生成できます。SPI インターフェイスで構成した場合、VREF_INT_EN ビットが 1b のときは VREF ピンを未接続のままにできます。 |
nSCS/M0 | 34 | 33 | 入力 | SPI インターフェイスでは、このピンはシリアル・チップ・セレクトとして機能します。このピンを Low にするとシリアル・インターフェイス通信が有効になります。ハードウェア・インターフェイスの場合、このピンはマイクロステッピング・モードをプログラムします。 |
RSVD/TOFF | 35 | 32 | 入力 | このピンは SPI インターフェイスでは使用しません。ハードウェア・インターフェイスでは、このピンで PWM 電流レギュレーションのオフ時間をプログラムします。 |
SDO/DECAY1 | 36 | 31 | プッシュプル / 入力 | SPI インターフェイスでは、このピンはシリアル・データ出力として機能します。データは、SCLK ピンの立ち上がりエッジでシフト・アウトされます。ハードウェア・インターフェイスの場合、このピンは減衰モードをプログラムします。 |
SDI/DECAY0 | 37 | 30 | 入力 | SPI インターフェイスでは、このピンはシリアル・データ入力として機能します。データは、SCLK ピンの立ち下がりエッジでキャプチャされます。ハードウェア・インターフェイスの場合、このピンは減衰モードをプログラムします。 |
SCLK/M1 | 38 | 29 | 入力 | SPI インターフェイスにより、このピンはシリアル・クロック入力として動作します。シリアル・データは、このピンの対応する立ち上がりおよび立ち下がりエッジでシフト・アウトおよびキャプチャされます。ハードウェア・インターフェイスの場合、このピンはマイクロステッピング・モードをプログラムします。 |
STEP | 39 | 28 | 入力 | ステップ入力。アクティブ・エッジが発生すると、インデクサが 1 ステップ進みます。SPI インターフェイスでは、STEP アクティブ・エッジは立ち上がりエッジまたは立ち上がり / 立ち下がりエッジの両方に設定できます。ハードウェア・インターフェイスの場合、STEP アクティブ・エッジは常に立ち上がりエッジです。 |
DIR | 40 | 27 | 入力 | 方向入力。ロジック・レベルはステッピングの方向を設定します。 |
ENABLE | 41 | 26 | 入力 | ロジック Low でデバイスの出力をディセーブル、ロジック High でイネーブルします。デバイスがハードウェア・インターフェイスで動作しているときは、ENABLE ピンによって OCP、OL、OTSD のフォルト回復方法も決定されます。 |
nSLEEP | 42 | 25 | 入力 | スリープ・モード入力。デバイスは、ロジック High でイネーブルし、ロジック Low で低消費電力スリープ・モードに移行します。nSLEEP リセット・パルス幅が狭いと、ラッチされた障害はクリアされます。 |
CPL | 43 | 24 | 電力 | チャージ・ポンプのスイッチング・ノード。X7R、0.1μF、VM 定格セラミック・コンデンサを CPH と CPL の間に接続します。 |
CPH | 44 | 23 | 電力 | |
PAD | - | - | - | サーマル・パッド。システム・グランドに接続します。 |