JAJSJR7B August 2022 – October 2023 DRV8462
PRODUCTION DATA
すべての出力がディセーブルになる (ハイ・インピーダンス)
チャージ・ポンプがディセーブルになる
nFAULT は Low に駆動される
VM 電圧が UVLO 立ち上がりスレッショルド電圧を上回ると、通常動作に復帰します (モーター・ドライバとチャージ・ポンプ)。
SPI インターフェイスで動作しているとき、VM ピンの電圧が UVLO 立ち下がりスレッショルド電圧よりも低く、VRST または VCC UVLO よりも高い場合 (図 7-40 を参照):
SPI 通信が利用可能になり、デバイスのデジタル・コアがアクティブになる
FAULT ビットと UVLO ビットは 1b になる
nFAULT ピンは Low に駆動される
この条件から、VM 電圧が UVLO 立ち上がりスレッショルド電圧を上回ると、次のようになります。
nFAULT ピンが解放される (外部電圧にプルアップされる)
FAULT ビットは 0b になる
UVLO ビットは、CLR_FLT ビットまたは nSLEEP リセット・パルスによってクリアされるまで、1b にラッチされた状態を維持する
SPI 通信は利用できず、デジタル・コアがシャットダウンされる
FAULT ビットと UVLO ビットは 0b になる
nFAULT ピンは High になる
デジタル・コアが動作する
UVLO ビットは 0b のままになる
FAULT ビットは 1b になる
nFAULT ピンは Low にプルされる
VM 電圧が VM UVLO 立ち上がりスレッショルドを超えた場合
FAULT ビットは 0b になる
UVLO ビットは 0b のままになる
nFAULT ピンは High にプルされる