JAJSFU5B January 2017 – November 2018 DRV8886AT
PRODUCTION DATA.
Figure 24 に、論理レベルピン STEP、DIR、ENABLE、nSLEEP、M1 の入力構造を示します。
トライレベル論理ピン M0 および TRQ は、Figure 25 に示します。
クワッドレベル論理ピン DECAY は、Figure 26 に示します。