JAJSID4B November   2019  – May 2021 DRV8899-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 インデクサ・タイミング要件
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  減衰モード
        1. 7.3.6.1 電流増加時および減少時の低速減衰
        2. 7.3.6.2 電流増加時は低速減衰、電流減少時は混合減衰
        3. 7.3.6.3 モード 4：電流増加時は低速減衰、電流減少時は高速減衰
        4. 7.3.6.4 電流増加および減少時の混合減衰
        5. 7.3.6.5 スマート・チューン・ダイナミック減衰
        6. 7.3.6.6 スマート・チューン・リップル制御
      7. 7.3.7  ブランキング時間
      8. 7.3.8  チャージ･ポンプ
      9. 7.3.9  リニア電圧レギュレータ
      10. 7.3.10 ロジック・レベル・ピン構造図
        1. 7.3.10.1 nFAULT ピン
      11. 7.3.11 保護回路
        1. 7.3.11.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.11.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 ラッチド・シャットダウン (OCP_MODE = 0b)
          2. 7.3.11.3.2 自動リトライ (OCP_MODE = 1b)
        4. 7.3.11.4 開放負荷検出 (OL)
        5. 7.3.11.5 サーマル・シャットダウン (OTSD)
          1. 7.3.11.5.1 ラッチド・シャットダウン (OTSD_MODE = 0b)
          2. 7.3.11.5.2 自動復帰 (OTSD_MODE = 1b)
        6. 7.3.11.6 過熱警告 (OTW)
        7. 7.3.11.7 低温警告 (UTW)
        8.       52
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 ディセーブル・モード (nSLEEP = 1、DRVOFF = 1)
      3. 7.4.3 動作モード (nSLEEP = 1、DRVOFF = 0)
      4. 7.4.4 nSLEEP リセット・パルス
      5.      58
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI) 通信
        1. 7.5.1.1 SPI フォーマット
        2. 7.5.1.2 1 つのスレーブ・デバイスのための SPI
        3. 7.5.1.3 パラレル構成の複数のスレーブ・デバイスのための SPI
        4. 7.5.1.4 デイジー・チェーン構成の複数のスレーブ・デバイスのための SPI
    6. 7.6 レジスタ・マップ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 減衰モード
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 熱に関連する計算
        1. 8.2.4.1 消費電力
          1. 8.2.4.1.1 導通損失
          2. 8.2.4.1.2 スイッチング損失
          3. 8.2.4.1.3 静止電流による消費電力
          4. 8.2.4.1.4 全消費電力
        2. 8.2.4.2 PCB のタイプ
        3. 8.2.4.3 HTSSOP パッケージの熱パラメータ
        4. 8.2.4.4 VQFN パッケージの熱パラメータ
        5. 8.2.4.5 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク容量
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.11.1 VM 低電圧誤動作防止 (UVLO)

GUID-CD94A6DF-4F55-45FC-80FB-4084D5E90899-low.gif図 7-19 電源電圧ランプ・プロファイル
GUID-99EACCDA-71EF-467F-AA72-9CCB1DC8E695-low.gif図 7-20 電源電圧ランプ・プロファイル

VM ピンの電圧が UVLO 立ち下がりスレッショルド電圧を下回ると常に、すべての出力がディセーブルされ (ハイ・インピーダンス)、チャージ・ポンプ (CP) がディセーブルされます。VM 電圧が UVLO 立ち上がりスレッショルド電圧を上回ると、通常動作に復帰します (モータ・ドライバとチャージ・ポンプ)。

VM ピンの電圧が、UVLO 立ち下がりスレッショルド電圧 (標準値 4.25V) を下回っていても、VM UVLO リセット電圧 (VRST、3.9V 以下) を上回っていると、SPI 通信が利用可能で、本デバイスのデジタル・コアは起動しており、SPI レジスタの FAULT ビットと UVLO ビットが High になり、nFAULT ピンが Low に駆動されます (図 7-19 を参照)。この状態から、VM 電圧が UVLO 立ち上がりスレッショルド電圧 (標準値 4.35V) を上回ると、nFAULT ピンが解放され (外部電圧にプルアップされる)、FAULT ビットがリセットされます。しかし UVLO ビットは、CLR_FLT ビットまたは nSLEEP リセット・パルスによってクリアされるまで High にラッチされたまま維持されます。

VM ピンの電圧が VM UVLO リセット電圧 (VRST、3.9V 以下) を下回ると、SPI 通信が利用できなくなり、デジタル・コアはシャットダウンし、FAULT ビットと UVLO ビットは Low になり、nFAULT ピンは High になります。その後の電圧上昇で、VM 電圧が VRST 電圧を上回ると、デジタル・コアが起動し、UVLO ビットが Low に維持されますが、FAULT ビットは High になり、nFAULT ピンは Low になります (図 7-20 を参照)。VM 電圧が VM UVLO 立ち上がりスレッショルドを上回ると、FAULT ビットはリセットされ、UVLO ビットは Low に維持され、nFAULT ピンは High になります。