JAJSID4B
November 2019 – May 2021
DRV8899-Q1
PRODUCTION DATA
1
特長
2
アプリケーション
3
説明
4
改訂履歴
5
ピン構成と機能
ピン機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
SPI のタイミング要件
6.7
インデクサ・タイミング要件
6.8
代表的特性
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
ステッピング・モータ・ドライバの電流定格
7.3.1.1
ピーク電流定格
7.3.1.2
RMS 電流定格
7.3.1.3
フルスケール電流定格
7.3.2
PWM モータ・ドライバ
7.3.3
マイクロステッピング・インデクサ
7.3.4
MCU DAC による VREF の制御
7.3.5
電流レギュレーション
7.3.6
減衰モード
7.3.6.1
電流増加時および減少時の低速減衰
7.3.6.2
電流増加時は低速減衰、電流減少時は混合減衰
7.3.6.3
モード 4:電流増加時は低速減衰、電流減少時は高速減衰
7.3.6.4
電流増加および減少時の混合減衰
7.3.6.5
スマート・チューン・ダイナミック減衰
7.3.6.6
スマート・チューン・リップル制御
7.3.7
ブランキング時間
7.3.8
チャージ・ポンプ
7.3.9
リニア電圧レギュレータ
7.3.10
ロジック・レベル・ピン構造図
7.3.10.1
nFAULT ピン
7.3.11
保護回路
7.3.11.1
VM 低電圧誤動作防止 (UVLO)
7.3.11.2
VCP 低電圧誤動作防止 (CPUV)
7.3.11.3
過電流保護 (OCP)
7.3.11.3.1
ラッチド・シャットダウン (OCP_MODE = 0b)
7.3.11.3.2
自動リトライ (OCP_MODE = 1b)
7.3.11.4
開放負荷検出 (OL)
7.3.11.5
サーマル・シャットダウン (OTSD)
7.3.11.5.1
ラッチド・シャットダウン (OTSD_MODE = 0b)
7.3.11.5.2
自動復帰 (OTSD_MODE = 1b)
7.3.11.6
過熱警告 (OTW)
7.3.11.7
低温警告 (UTW)
52
7.4
デバイスの機能モード
7.4.1
スリープ・モード (nSLEEP = 0)
7.4.2
ディセーブル・モード (nSLEEP = 1、DRVOFF = 1)
7.4.3
動作モード (nSLEEP = 1、DRVOFF = 0)
7.4.4
nSLEEP リセット・パルス
58
7.5
プログラミング
7.5.1
シリアル・ペリフェラル・インターフェイス (SPI) 通信
7.5.1.1
SPI フォーマット
7.5.1.2
1 つのスレーブ・デバイスのための SPI
7.5.1.3
パラレル構成の複数のスレーブ・デバイスのための SPI
7.5.1.4
デイジー・チェーン構成の複数のスレーブ・デバイスのための SPI
7.6
レジスタ・マップ
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.2.1
ステッピング・モータの速度
8.2.2.2
電流レギュレーション
8.2.2.3
減衰モード
8.2.3
アプリケーション曲線
8.2.4
熱に関連する計算
8.2.4.1
消費電力
8.2.4.1.1
導通損失
8.2.4.1.2
スイッチング損失
8.2.4.1.3
静止電流による消費電力
8.2.4.1.4
全消費電力
8.2.4.2
PCB のタイプ
8.2.4.3
HTSSOP パッケージの熱パラメータ
8.2.4.4
VQFN パッケージの熱パラメータ
8.2.4.5
デバイスの接合部温度の概算
9
電源に関する推奨事項
9.1
バルク容量
10
レイアウト
10.1
レイアウトの注意点
10.2
レイアウト例
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
Receiving Notification of Documentation Updates
11.3
サポート・リソース
11.4
商標
11.5
Electrostatic Discharge Caution
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGE|24
MPQF124G
サーマルパッド・メカニカル・データ
RGE|24
QFND723
発注情報
jajsid4b_oa
jajsid4b_pm
7.2
機能ブロック図