JAJS973K June   2005  – March 2024 DS40MB200

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作定格
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 CML 入力および EQ
      2. 7.3.2 マルチプレクサとループバック制御
      3. 7.3.3 CML ドライバとプリエンファシス制御
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.5 電気的特性

推奨動作電源電圧および温度範囲内 (特に記述のない限り)
パラメータテスト条件最小値標準値 (1)最大値単位
LVCMOS DC 仕様
VIHHigh レベル入力電圧2VCC + 0.3V
VILLow レベル入力電圧-0.30.8V
IIHHigh レベル入力電流VIN = VCC-1010µA
IILLow レベル入力電流VIN = GND7594124µA
RPUプル High 抵抗35kΩ
レシーバの仕様
VID差動入力電圧範囲AC 結合した差動信号。
このパラメータの製品テストは行っていません。		1.25Gbps 未満1001750mVP-P
1.25Gbps ～ 3.125Gbps1001560
3.125Gbps 超1001200
VICMレシーバ入力の同相モード電圧グランドを基準としてレシーバ入力で測定。1.3V
RITD入力差動終端IN+ または IN- の間のオンチップ差動終端。84100116Ω
ドライバの仕様
VODBプリエンファシスなしの出力差動電圧スイングRL = 100Ω ± 1%
PRES_1 = PRES_0 = 0
PREL_1 = PREL_0 = 0
ドライバ プリエンファシスはディセーブル。
K28.7 パターンを 4Gbps で実行します。
テスト回路については、「AC テスト回路」を参照してください。		100012001400mVP-P
VPE出力プリエンファシス電圧比
20 × log (VODPE/VODB)		RL = 100Ω ± 1%
K28.7 パターンを
4Gbps で実行 (2)
x = S (スイッチ側プリエンファシス制御)
x = L (ライン側プリエンファシス制御)
、波形については「ドライバのプリエンファシス差動波形 (4 つのプリエンファシス ステップすべてを表示) 」を参照してください。
テスト回路については、「AC テスト回路」を参照してください。		PREx_[1:0] = 000dB
PREx_[1:0] = 01-3
PREx_[1:0] = 10-6
PREx_[1:0] = 11-9
tPEプリエンファシス幅(3)-9dB プリエンファシス レベルでテスト、PREx[1:0] = 11
x = S (スイッチ側プリエンファシス制御)
x = L (ライン側プリエンファシス制御)
測定条件については「出力プリエンファシス期間のテスト条件」を参照してください。		125200250ps
ROTSE出力の終端OUT+ または OUT- から VCC までのオンチップ終端(4)425058Ω
ROTD出力差動終端OUT+ と OUT- の間のオンチップ差動終端(4)100Ω
ΔROTSE出力終端抵抗のミスマッチOUT+ と OUT- の出力終端のミスマッチ(4)5%
VOCM出力同相電圧2.7V
消費電力
PD消費電力VDD = 3.465V
すべての出力は 100Ω ± 1% で終端されます。
PREL_[1:0] = 0, PRES_[1:0] = 0
PRBS 27–1 パターンを 4Gbps で実行		1W
AC 特性
RJデバイスのランダム ジッタ(5)(3)テスト回路については、「AC テスト回路」を参照してください。
1-0 の交互パターン。
プリエンファシスはディセーブル。		1.25Gbps 時2psrms
4Gbps 時2
DJデバイスの確定的ジッタ(6)(3)テスト回路については、「AC テスト回路」を参照してください。
プリエンファシスはディセーブル。		4Gbps 時、
PRBS7 パターン		30psp-p
DRMAX最大データ レート(3)1-0 の交互パターンでテスト済み4Gbps
(1) VCC = 3.3V、TA = 25°C で測定された標準パラメータ。これらは参考用であり、実製品でのテストは行っていません。
(2) K28.7 パターンは、K28.7 コード グループ {001111 1000} の 10 ビット反復パターンです。K28.5 パターンは、+K28.5 および –K28.5 コード グループ {110000 0101 001111 1010} の 20 ビット反復パターンです。
(3) 設計と統計分析による特性により規定されています。
(4) IN+ と IN- は、DS40MB200 の多くの相補入力のペアの 1 つを指す一般名です。OUT+ と OUT- は、DS40MB200 の相補出力の多くのペアの 1 つを指す一般名です。差動入力電圧 VID は |IN+–IN−| として定義されます。差動出力電圧 VOD は |OUT+–OUT−| として定義されます。
(5) デバイス出力のランダム ジッタは、デバイスによるランダム ジッタの寄与の測定値です。この値は、式 sqrt (RJOUT2 – RJIN2) で導出されます。ここで、RJOUT はデバイスの出力で測定されたランダム ジッタ (psrms) で、RJIN はデバイスを駆動するパターン ジェネレータのランダム ジッタです。
(6) デバイス出力の確定的ジッタは、デバイスから発生する確定的ジッタの測定値です。これは式 (DJOUT – DJIN) で導出されます。ここで、DJOUT はデバイスの出力で測定されたピーク ツー ピークの確定的ジッタ (psp-p) で、DJIN は デバイスを駆動するパターン ジェネレータのピーク ツー ピークの確定的ジッタです。