JAJSAK8P September   2006  – August 2024 DS90UR124-Q1 , DS90UR241-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 シリアライザの TCLK の入力タイミング要件
    7. 5.7 シリアライザのスイッチング特性
    8. 5.8 デシリアライザのスイッチング特性
    9. 5.9 代表的特性
  7. 6詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  初期化およびロック機能
      2. 6.3.2  データ転送
      3. 6.3.3  再同期
      4. 6.3.4  パワーダウン
      5. 6.3.5  トライステート
      6. 6.3.6  プリエンファシス
      7. 6.3.7  AC 結合および終端
        1. 6.3.7.1 レシーバ終端オプション 1
        2. 6.3.7.2 レシーバ終端オプション 2
        3. 6.3.7.3 レシーバ終端オプション 3
      8. 6.3.8  信号品質向上機能
      9. 6.3.9  @SPEED-BIST テスト機能
      10. 6.3.10 DS90C241、DS90C124 との下位互換モード
    4. 6.4 デバイスの機能モード
  8.   アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 DS90UR241 と DS90UR124 の使い方
      2. 7.1.2 ディスプレイ アプリケーション
      3. 7.1.3 代表的なアプリケーションの接続
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 DS90UR241-Q1 の代表的なアプリケーションの接続
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 電源に関する考慮事項
          2. 7.2.1.2.2 ノイズ マージン
          3. 7.2.1.2.3 伝送媒体
          4. 7.2.1.2.4 46
          5. 7.2.1.2.5 ライブ リンク挿入
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 DS90UR124 の代表的なアプリケーションの接続
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 プリント基板レイアウトと電源系の注意事項
        2. 7.4.1.2 LVDS 相互接続のガイドライン
      2. 7.4.2 レイアウト例
  9. 7デバイスおよびドキュメントのサポート
    1. 7.1 デバイス サポート
    2. 7.2 ドキュメントのサポート
      1. 7.2.1 関連資料
    3. 7.3 ドキュメントの更新通知を受け取る方法
    4. 7.4 サポート・リソース
    5. 7.5 商標
    6. 7.6 静電気放電に関する注意事項
    7. 7.7 用語集
  10. 8改訂履歴
  11.   メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.7 AC 結合および終端

DS90UR241 と DS90UR124 は、内部 DC 平衡化エンコード / デコード方式を使用した AC 結合相互接続をサポートしています。シリアライザ / デシリアライザを AC 結合アプリケーションで使用するには、外部 AC 結合コンデンサを LVDS 信号経路に直列に挿入します (図 7-8 を参照)。デシリアライザの入力段は、内部 VCM を +1.8V に設定する AC バイアス回路を内蔵しており、AC 結合用に設計されています。AC 信号結合では、信号入力との AC 結合経路をコンデンサが担っています。

高速 LVDS 伝送の場合、できるだけ小さいパッケージの AC カップリング コンデンサを使用する必要があります。これにより、パッケージの寄生素子に起因する信号品質の劣化を最小限に抑えることができます。このインターフェイスで最も一般的に使用されるコンデンサの値は 100nF (0.1uF) です。NPO クラス 1 または X7R クラス 2 タイプのコンデンサを推奨します。最高のシステム レベル ESD 性能を得るには、50WVDC 以上のものを使う必要があります。

適切に動作させるには、DOUT± と RIN± の間の終端抵抗も必要です。終端抵抗は、駆動されるメディアの差動インピーダンスと等しく、かつ 90～132Ω の範囲である必要があります。100Ω は、標準的な 100Ω 伝送媒体で一般的に使用されている標準値です。この抵抗は反射を制御するのに必要とされ、同時に電流ループも完成させます。ピンからのスタブ長を最小化するため、シリアライザの DOUT± 出力とデシリアライザの RIN± 入力のできるだけ近くに抵抗を配置します。伝送ラインの差動インピーダンスと整合させるため、LVDS I/O はシリアライザの DOUT± 出力ピンとデシリアライザの RIN± 入力ピンで 100Ω の抵抗によって終端されます。