DSLVDS1048 3.3V LVDSクワッド・チャネル高速差分ライン・レシーバ

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

最大400Mbpsの信号速度用に設計
フロースルーのピン配置によりPCBレイアウトを簡素化
チャネル間スキュー: 150ps (標準値)
差動スキュー: 100ps (標準値)
最大伝搬遅延: 2.7ns
3.3V電源の設計
電源オフ時にLVDS入力が高インピーダンス
低消費電力の設計(3.3V静的で40mW)
既存の5V LVDSドライバと相互運用可能
小振幅(標準値350mV)の差動信号レベルを許容
入力フェイルセーフのサポート
- オープン、短絡、および終端
0V～−100mVのスレッショルド領域
動作温度範囲: -40°C～+85°C
ANSI/TIA/EIA-644規格を満たすか上回る
TSSOPパッケージで供給

2 アプリケーション

多機能プリンタ
基板間通信
試験/測定機器
プリンタ
データ・センターの相互接続
ラボ計測機器
超音波スキャナ

3 概要

DSLVDS1048デバイスは、クワッドCMOSフロースルー差動ライン・レシーバで、非常に低い消費電力と高いデータ速度を必要とするアプリケーション用に設計されています。このデバイスは、低電圧差動信号(LVDS)テクノロジを活用し、400Mbps (200MHz)を超えるデータ転送速度をサポートするよう設計されています。

DSLVDS1048は低電圧（標準値350mV）の差動入力信号を受け付け、3V CMOS出力レベルに変換します。レシーバはTRI-STATE機能をサポートしており、出力の多重化に使用できます。また、レシーバはオープン、短絡、終端(100Ω)の入力フェイルセーフもサポートします。すべてのフェイルセーフ条件において、レシーバの出力はHIGHになります。DSLVDS1048はフロースルーのピン配置を採用しているため、PCBレイアウトが簡単になります。

ENおよびEN*入力は互いにAND接続され、TRI-STATE出力を制御します。イネーブルは4つのレシーバすべてに共通です。DSLVDS1048およびコンパニオンLVDSライン・ドライバ（例: DSLVDS1047）は、大電力のPECL/ECLデバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。

製品情報⁽¹⁾

型番	パッケージ	本体サイズ（公称）
DSLVDS1048	TSSOP (16)	5.00mm×4.40mm

利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。