DATA SHEET
DSLVDS1048 3.3V LVDSクワッド・チャネル高速差分ライン・レシーバ
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 最大400Mbpsの信号速度用に設計
- フロースルーのピン配置によりPCBレイアウトを簡素化
- チャネル間スキュー: 150ps (標準値)
- 差動スキュー: 100ps (標準値)
- 最大伝搬遅延: 2.7ns
- 3.3V電源の設計
- 電源オフ時にLVDS入力が高インピーダンス
- 低消費電力の設計(3.3V静的で40mW)
- 既存の5V LVDSドライバと相互運用可能
- 小振幅(標準値350mV)の差動信号レベルを許容
- 入力フェイルセーフのサポート
- 0V~−100mVのスレッショルド領域
- 動作温度範囲: -40°C~+85°C
- ANSI/TIA/EIA-644規格を満たすか上回る
- TSSOPパッケージで供給