JAJSFV0
July 2018
ESD351
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
代表的なUSB 2.0アプリケーションの回路図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings -JEDEC Specifications
6.3
ESD Ratings - IEC Specifications
6.4
Recommended Operating Conditions
6.5
Thermal Information
6.6
Electrical Characteristics
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Signal Range
8.2.2.2
Operating Frequency
8.2.3
Application Curve
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DPY|2
MPSS034D
サーマルパッド・メカニカル・データ
発注情報
jajsfv0_oa
jajsfv0_pm
6.7
Typical Characteristics
Figure 1.
TLP I-V Curve, I/O Pin to GND (t
p
= 100 ns)
Figure 3.
8-kV IEC 61000-4-2 Clamping Voltage, I/O pin to GND
Figure 5.
Surge Curve (IEC 61000-4-5, t
p
= 8/20 µs), I/O Pin to GND
Figure 7.
Leakage Current at 3.6 V Bias Voltage Across Temperature, I/O Pin to GND
Figure 9.
Insertion Loss Vs. Frequency
Figure 2.
TLP I/V Curve, GND to I/O Pin (t
p
= 100 ns)
Figure 4.
8-kV IEC 61000-4-2 Clamping Voltage, GND to I/O Pin
Figure 6.
DC IV-Curve, I/O Pin to GND
Figure 8.
Capacitance Vs. Bias Voltage at Different Temperatures (°C)