JAJSCF9B June   2015  – October 2024 FDC2112 , FDC2114 , FDC2212 , FDC2214

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性- I2C
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 クロック アーキテクチャ
      2. 7.3.2 マルチチャネルおよびシングル チャネル動作
      3. 7.3.3 ゲインおよびオフセット (FDC2112、FDC2114のみ)
      4. 7.3.4 電流駆動制御レジスタ
      5. 7.3.5 デバイス ステータス レジスタ
      6. 7.3.6 入力デグリッチ フィルタ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 起動モード
      2. 7.4.2 通常（変換）モード
      3. 7.4.3 スリープ モード
      4. 7.4.4 シャットダウン・モード
        1. 7.4.4.1 リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C インターフェイス仕様
    6. 7.6 レジスタ マップ
      1. 7.6.1  レジスタ一覧
      2. 7.6.2  アドレス0x00、DATA_CH0
      3. 7.6.3  アドレス 0x01、DATA_LSB_CH0 (FDC2212/FDC2214 のみ)
      4. 7.6.4  アドレス0x02、DATA_CH1
      5. 7.6.5  アドレス 0x03、DATA_LSB_CH1 (FDC2212/FDC2214 のみ)
      6. 7.6.6  アドレス 0x04、DATA_CH2 (FDC2114、FDC2214 のみ)
      7. 7.6.7  アドレス 0x05、DATA_LSB_CH2 (FDC2214 のみ)
      8. 7.6.8  アドレス 0x06、DATA_CH3 (FDC2114、FDC2214 のみ)
      9. 7.6.9  アドレス 0x07、DATA_LSB_CH3 (FDC2214 のみ)
      10. 7.6.10 アドレス0x08、RCOUNT_CH0
      11. 7.6.11 アドレス0x09、RCOUNT_CH1
      12. 7.6.12 アドレス 0x0A、RCOUNT_CH2 (FDC2114、FDC2214 のみ)
      13. 7.6.13 アドレス 0x0B、RCOUNT_CH3 (FDC2114、FDC2214 のみ)
      14. 7.6.14 アドレス0x0C、OFFSET_CH0（FDC2112 / FDC2114のみ）
      15. 7.6.15 アドレス0x0D、OFFSET_CH1（FDC2112 / FDC2114のみ）
      16. 7.6.16 アドレス0x0E、OFFSET_CH2（FDC2114のみ）
      17. 7.6.17 アドレス0x0F、OFFSET_CH3（FDC2114のみ）
      18. 7.6.18 アドレス0x10、SETTLECOUNT_CH0
      19. 7.6.19 アドレス0x11、SETTLECOUNT_CH1
      20. 7.6.20 アドレス 0x12, SETTLECOUNT_CH2 (FDC2114、FDC2214 のみ)
      21. 7.6.21 アドレス 0x13、SETTLECOUNT_CH3 (FDC2114、FDC2214 のみ)
      22. 7.6.22 アドレス0x14、CLOCK_DIVIDERS_CH0
      23. 7.6.23 アドレス0x15、CLOCK_DIVIDERS_CH1
      24. 7.6.24 アドレス 0x16、CLOCK_DIVIDERS_CH2 (FDC2114、FDC2214 のみ)
      25. 7.6.25 アドレス 0x17、CLOCK_DIVIDERS_CH3 (FDC2114、FDC2214 のみ)
      26. 7.6.26 アドレス0x18、STATUS
      27. 7.6.27 アドレス0x19、ERROR_CONFIG
      28. 7.6.28 アドレス0x1A、CONFIG
      29. 7.6.29 アドレス0x1B、MUX_CONFIG
      30. 7.6.30 アドレス0x1C、RESET_DEV
      31. 7.6.31 アドレス0x1E、DRIVE_CURRENT_CH0
      32. 7.6.32 アドレス0x1F、DRIVE_CURRENT_CH1
      33. 7.6.33 アドレス 0x20, DRIVE_CURRENT_CH2 (FDC2114/FDC2214 のみ)
      34. 7.6.34 アドレス 0x21、DRIVE_CURRENT_CH3 (FDC2114/FDC2214 のみ)
      35. 7.6.35 アドレス0x7E、MANUFACTURER_ID
      36. 7.6.36 アドレス0x7F、DEVICE_ID
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 センサ構成
      2. 8.1.2 シールド
      3. 8.1.3 パワー サイクルを使用したアプリケーション
      4. 8.1.4 インダクタの自己共振周波数
      5. 8.1.5 アプリケーション曲線
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 回路図
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 推奨されるレジスタの初期設定値
      4. 8.2.4 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.3 ゲインおよびオフセット (FDC2112、FDC2114のみ)

FDC2112およびFDC2114は16ビットのデータ コンバータを内蔵していますが、標準の変換出力ワード幅は12ビットしかありません。したがって、データ レジスタの16ビットのうち12ビットのみが使用できます。デフォルトでは、ゲイン機能はディスエーブルになっていて、DATAレジスタには16ビット ワードの上位12ビットが格納されます。ただし、データ出力は最大4ビット分シフトすることが可能です。図 7-6 に、可能な各ゲイン設定に対して出力される 16 ビット サンプルのセグメントを示します。

FDC2212 FDC2214 FDC2112 FDC2114 変換データ出力のゲイン図 7-6 変換データ出力のゲイン

センサ信号の変動がフルスケール範囲の25%未満であるシステムでは、出力ゲインを設定することで、より高い分解能で変換結果を出力できます。出力ゲインは、すべてのデバイス チャネルに適用されます。出力ゲインを使用し、すべてのチャネルの出力コードに2ビット、3ビット、または4ビットのシフトを適用することで、元の16ビット変換結果の下位4ビットにアクセスできます。ゲインが適用されると、サンプルの上位ビットがシフトアウトされます。アクティブなチャネルの MSB が切り替わっている場合は、出力ゲインを使用しないでください。ゲインを適用すると、チャネルの MSB が失われます。

例：チャネルの変換結果が 0x07A3 で、OUTPUT_GAIN=0x0 の場合、出力されるコードは 0x07A です。同じ条件でOUTPUT_GAINを0x3に設定した場合には、出力コードは0x7A3になります。元の上位4ビット（0x0）にはアクセスできなくなります。

表 7-7 出力ゲイン レジスタ (FDC2112 および FDC2114 のみ)
チャネル(1)レジスタフィールド [ビット]値有効分解能（ビット）出力範囲
すべてRESET_DEV、アドレス0x1COUTPUT_GAIN [ 10:9 ]00 (デフォルト)：ゲイン =1 (0 ビットシフト)12100%フルスケール
01：ゲイン= 4 (2 ビット シフト)1425%フルスケール
10：ゲイン= 8 (3 ビット シフト)1512.5%フルスケール
11：ゲイン= 16 (4 ビット シフト)166.25%フルスケール
(1) チャネル 2 および 3 は、FDC2114 のみで使用できます。

周波数オフセットの補償、またはサンプル データのダイナミック レンジの最大化のために、各 DATA 値からオフセット値を減算することができます。オフセット値が (fSENSORx_MIN / fREFx) よりも小さいことを確認します。そうしないと、オフセットが大きすぎて、変化する LSB がマスクされる可能性があります。

表 7-8 周波数オフセット レジスタ
チャネル(1)レジスタフィールド [ビット]値
0OFFSET_CH0、アドレス0x0CCH0_OFFSET [ 15:0 ]fOFFSET0 = CH0_OFFSET * (fREF0/216)
1OFFSET_CH1、アドレス0x0DCH1_OFFSET [ 15:0 ]fOFFSET1 = CH1_OFFSET * (fREF1/216)
2OFFSET_CH2、アドレス0x0ECH2_OFFSET [ 15:0 ]fOFFSET2 = CH2_OFFSET * (fREF2/216)
3OFFSET_CH3、アドレス0x0FCH3_OFFSET [ 15:0 ]fOFFSET3 = CH3_OFFSET * (fREF3/216)
(1) チャネル 2 および 3 は、FDC2114 および FDC2214 のみで使用できます。

差動センサ構成のセンサ容量 CSENSE は、次の式で求められます。

式 7. FDC2212 FDC2214 FDC2112 FDC2114

ここで、

  • C = 並列センサ容量 (図 8-2を参照)

FDC2112 および FDC2114 のセンサ周波数 fSENSORx は、次の式で求められます。

式 8. FDC2212 FDC2214 FDC2112 FDC2114

ここで、

  • DATAx = DATA_CHxレジスタからの変換結果
  • CHx_OFFSET = OFFSET_CHxレジスタに設定されたオフセット値
  • OUTPUT_GAIN = RESET_DEVICE.OUTPUT_GAINレジスタに設定された出力乗数

FDC2212 および FDC2214 のセンサ周波数 fSENSORx は、次の式で求められます。

式 9. FDC2212 FDC2214 FDC2112 FDC2114 (FDC2212, FDC2214)

ここで、

  • DATAx = DATA_CHxレジスタからの変換結果