JAJSCF9B June   2015  – October 2024 FDC2112 , FDC2114 , FDC2212 , FDC2214

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性- I2C
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 クロック アーキテクチャ
      2. 7.3.2 マルチチャネルおよびシングル チャネル動作
      3. 7.3.3 ゲインおよびオフセット (FDC2112、FDC2114のみ)
      4. 7.3.4 電流駆動制御レジスタ
      5. 7.3.5 デバイス ステータス レジスタ
      6. 7.3.6 入力デグリッチ フィルタ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 起動モード
      2. 7.4.2 通常（変換）モード
      3. 7.4.3 スリープ モード
      4. 7.4.4 シャットダウン・モード
        1. 7.4.4.1 リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C インターフェイス仕様
    6. 7.6 レジスタ マップ
      1. 7.6.1  レジスタ一覧
      2. 7.6.2  アドレス0x00、DATA_CH0
      3. 7.6.3  アドレス 0x01、DATA_LSB_CH0 (FDC2212/FDC2214 のみ)
      4. 7.6.4  アドレス0x02、DATA_CH1
      5. 7.6.5  アドレス 0x03、DATA_LSB_CH1 (FDC2212/FDC2214 のみ)
      6. 7.6.6  アドレス 0x04、DATA_CH2 (FDC2114、FDC2214 のみ)
      7. 7.6.7  アドレス 0x05、DATA_LSB_CH2 (FDC2214 のみ)
      8. 7.6.8  アドレス 0x06、DATA_CH3 (FDC2114、FDC2214 のみ)
      9. 7.6.9  アドレス 0x07、DATA_LSB_CH3 (FDC2214 のみ)
      10. 7.6.10 アドレス0x08、RCOUNT_CH0
      11. 7.6.11 アドレス0x09、RCOUNT_CH1
      12. 7.6.12 アドレス 0x0A、RCOUNT_CH2 (FDC2114、FDC2214 のみ)
      13. 7.6.13 アドレス 0x0B、RCOUNT_CH3 (FDC2114、FDC2214 のみ)
      14. 7.6.14 アドレス0x0C、OFFSET_CH0（FDC2112 / FDC2114のみ）
      15. 7.6.15 アドレス0x0D、OFFSET_CH1（FDC2112 / FDC2114のみ）
      16. 7.6.16 アドレス0x0E、OFFSET_CH2（FDC2114のみ）
      17. 7.6.17 アドレス0x0F、OFFSET_CH3（FDC2114のみ）
      18. 7.6.18 アドレス0x10、SETTLECOUNT_CH0
      19. 7.6.19 アドレス0x11、SETTLECOUNT_CH1
      20. 7.6.20 アドレス 0x12, SETTLECOUNT_CH2 (FDC2114、FDC2214 のみ)
      21. 7.6.21 アドレス 0x13、SETTLECOUNT_CH3 (FDC2114、FDC2214 のみ)
      22. 7.6.22 アドレス0x14、CLOCK_DIVIDERS_CH0
      23. 7.6.23 アドレス0x15、CLOCK_DIVIDERS_CH1
      24. 7.6.24 アドレス 0x16、CLOCK_DIVIDERS_CH2 (FDC2114、FDC2214 のみ)
      25. 7.6.25 アドレス 0x17、CLOCK_DIVIDERS_CH3 (FDC2114、FDC2214 のみ)
      26. 7.6.26 アドレス0x18、STATUS
      27. 7.6.27 アドレス0x19、ERROR_CONFIG
      28. 7.6.28 アドレス0x1A、CONFIG
      29. 7.6.29 アドレス0x1B、MUX_CONFIG
      30. 7.6.30 アドレス0x1C、RESET_DEV
      31. 7.6.31 アドレス0x1E、DRIVE_CURRENT_CH0
      32. 7.6.32 アドレス0x1F、DRIVE_CURRENT_CH1
      33. 7.6.33 アドレス 0x20, DRIVE_CURRENT_CH2 (FDC2114/FDC2214 のみ)
      34. 7.6.34 アドレス 0x21、DRIVE_CURRENT_CH3 (FDC2114/FDC2214 のみ)
      35. 7.6.35 アドレス0x7E、MANUFACTURER_ID
      36. 7.6.36 アドレス0x7F、DEVICE_ID
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 センサ構成
      2. 8.1.2 シールド
      3. 8.1.3 パワー サイクルを使用したアプリケーション
      4. 8.1.4 インダクタの自己共振周波数
      5. 8.1.5 アプリケーション曲線
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 回路図
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 推奨されるレジスタの初期設定値
      4. 8.2.4 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ

7.3.2 マルチチャネルおよびシングル チャネル動作

FDCのマルチチャネル パッケージを使用すると、基板領域を節約でき、柔軟なシステム設計が可能になります。たとえば、温度の変動によって部品値にずれが生じ、結果としてセンサの共振周波数が変化することが多くあります。第2のセンサを基準として使用することで、温度の変動を相殺できるようになります。マルチチャネル モードで動作する場合、FDCは各アクティブ チャネルを順番にサンプリングします。シングル チャネル モードでは、FDCは選択可能な1つのチャネルをサンプリングします。表 7-3 に、マルチチャネルまたはシングル チャネル モードの設定に使用するレジスタおよび値を示します。

表 7-3 シングルおよびマルチチャネル設定レジスタ
モードレジスタフィールド [ビット]値
シングル チャネルCONFIG、アドレス0x1AACTIVE_CHAN [15:14]00 = チャネル0
01 = チャネル1
10 = チャネル2
11 = チャネル3
MUX_CONFIG、アドレス0x1BAUTOSCAN_EN [15]0 = 1つのチャネルで連続的に変換（デフォルト）
マルチチャネルMUX_CONFIG、アドレス0x1BAUTOSCAN_EN [15]1 = 複数のチャネルで連続的に変換
MUX_CONFIG、アドレス0x1BRR_SEQUENCE [14:13]00 = Ch0, Ch1
01 = Ch0, Ch1, Ch2
10 = Ch0, Ch1, Ch2, Ch3

各チャネルのデジタル化されたセンサ測定値（DATAx）は、センサ周波数と基準周波数の比を表しています。

FDC2112およびFDC2114のデータ出力（DATAx）は、16ビットの結果の上位12ビットとして表されます。

式 1. FDC2212 FDC2214 FDC2112 FDC2114

FDC2212およびFDC2214のデータ出力（DATAx）は、次の式で表されます。

式 2. FDC2212 FDC2214 FDC2112 FDC2114

表 7-4 に、各チャネルの固定小数点サンプル値を格納するレジスタを示します。

表 7-4 サンプル データ レジスタ
チャネル(2)レジスタ(1)フィールド名 [ビット] および値（FDC2112、FDC2114）フィールド名 [ビット] および値 (FDC2212、FDC2214) (3)(4)
0DATA_CH0、アドレス0x00DATA0 [11:0]:
16 ビットの結果のうち 12 ビット。
0x000 = 有効範囲未満
0xfff = 有効範囲超過		DATA0 [27:16]:
28 ビットの結果の上位 12 ビット
DATA_LSB_CH0、アドレス0x01該当なしDATA0 [15:0]:
28 ビットの変換結果の下位 16 ビット
1DATA_CH1、アドレス0x02DATA1 [11:0]:
16 ビットの結果のうち 12 ビット。
0x000 = 有効範囲未満
0xfff = 有効範囲超過		DATA1 [27:16]:
28 ビットの結果の上位 12 ビット
DATA_LSB_CH1、アドレス0x03該当なしDATA1 [15:0]:
28 ビットの変換結果の下位 16 ビット
2DATA_CH2、アドレス0x04DATA2 [11:0]:
16 ビットの結果のうち 12 ビット。
0x000 = 有効範囲未満
0xfff = 有効範囲超過		DATA2 [27:16]:
28 ビットの結果の上位 12 ビット
DATA_LSB_CH2、アドレス0x05該当なしDATA2 [15:0]:
28 ビットの変換結果の下位 16 ビット
3DATA_CH3、アドレス0x06DATA3 [11:0]:
16 ビットの結果のうち 12 ビット。
0x000 = 有効範囲未満
0xfff = 有効範囲超過		DATA3 [27:16]:
28 ビットの結果の上位 12 ビット
DATA_LSB_CH3、アドレス0x07該当なしDATA3 [15:0]:
28 ビットの変換結果の下位 16 ビット
(1) データの整合性を確保するため、必ずDATA_CHx.DATAxレジスタを最初に読み出し、その後で同じチャネルのDATA_LSB_CHx.DATAxレジスタを読み出す必要があります。
(2) チャネル 2 および 3 は、FDC2114 および FDC2214 のみで使用できます。
(3) FDC2212/FDC2214の場合、DATA値0x0000000は有効範囲未満を表します。
(4) FDC2212/FDC2214の場合、DATA値0xFFFFFFFは有効範囲超過を表します。

マルチチャネル モードでFDCが各チャネルを順番にサンプリングする際、チャネルごとに要する時間は次の3つの部分から構成されます。

  1. センサ起動時間
  2. 変換時間
  3. チャネル切り替え遅延時間

センサ起動時間は、図 7-4 に示すように、センサの発振が安定するまでに必要なセトリング時間の長さです。このセトリング待ち時間はプログラミング可能であり、安定した発振を可能にするために十分な長さに設定することをテキサス・インスツルメンツでは推奨します。チャネルxのセトリング待ち時間は次の式で与えられます。

式 3. tSx = (CHX_SETTLECOUNTˣ16)/fREFx

各チャネルのセトリング時間を設定するためのレジスタおよび値を 表 7-5 に示しています。

FDC2212 FDC2214 FDC2112 FDC2114 マルチチャネル モードのシーケンス図 7-4 マルチチャネル モードのシーケンス
FDC2212 FDC2214 FDC2112 FDC2114 シングル チャネル モードのシーケンス図 7-5 シングル チャネル モードのシーケンス
表 7-5 セトリング時間レジスタの構成
チャネル(1)レジスタフィールド変換時間(2)
0SETTLECOUNT_CH0、アドレス0x10CH0_SETTLECOUNT [15:0](CH0_SETTLECOUNT*16)/fREF0
1SETTLECOUNT_CH1、アドレス0x11CH1_SETTLECOUNT [15:0](CH1_SETTLECOUNT*16)/fREF1
2SETTLECOUNT_CH2、アドレス0x12CH2_SETTLECOUNT [15:0](CH2_SETTLECOUNT*16)/fREF2
3SETTLECOUNT_CH3、アドレス0x13CH3_SETTLECOUNT [15:0](CH3_SETTLECOUNT*16)/fREF3
(1) チャネル 2 および 3 は、FDC2114 および FDC2214 のみで使用できます。
(2) fREFx は、各チャネルに設定された基準周波数です。

任意のチャネルxのSETTLECOUNTは、次の条件を満たす必要があります。

  • 式 4. CHx_SETTLECOUNT > Vpk× fREFx× C × π2/ (32 × IDRIVEX)

    • ここで、

    • Vpk = プログラミングされた IDRIVE 設定でのピーク発振振幅
    • fREFx = チャネル x の基準周波数
    • C = センサ容量（PCBの寄生容量を含む）
    • IDRIVEX = アンプの IDRIVE レジスタにプログラミングされた設定値

  • 結果は最も近い整数へと切り上げます (たとえば、式 4 で最小値として 6.08 が得られた場合は、レジスタを 7 以上に設定します)。

  • 変換時間は、センサ周波数の測定に使用される基準クロックのサイクル数を表し、このチャネルの CHx_RCOUNT レジスタで設定されます。任意のチャネルxの変換時間は次の式で与えられます。

  • 式 5. tCx = (CHx_RCOUNT ˣ 16 + 4) /fREFx

  • 基準カウント値は、必要な有効ビット数（ENOB）をサポートできるように選択する必要があります。たとえば、ENOB として 13 ビットが必要な場合、必要な最小変換時間は213 = 8192 クロック サイクルとなります。8192クロック サイクルは、CHx_RCOUNT値0x0200に対応します。

表 7-6 変換時間設定レジスタ、チャネル0～3(1)
チャネルレジスタフィールド [ビット]変換時間
0RCOUNT_CH0、アドレス0x08CH0_RCOUNT [15:0](CH0_RCOUNT*16)/fREF0
1RCOUNT_CH1、アドレス0x09CH1_RCOUNT [15:0](CH1_RCOUNT*16)/fREF1
2RCOUNT_CH2、アドレス0x0ACH2_RCOUNT [15:0](CH2_RCOUNT*16)/fREF2
3RCOUNT_CH3、アドレス0x0BCH3_RCOUNT [15:0](CH3_RCOUNT*16)/fREF3
(1) チャネル 2 および 3 は、FDC2114 および FDC2214 のみで使用できます。

変換の終了から次のチャネルのセンサ起動開始までの標準チャネル切り替え遅延時間は、次のようになります。

式 6. Channel Switch Delay = 692ns + 5 / fref

FDCの変換時間は決定性であるため、固定された間隔でデータのポーリングが可能です。たとえば、プログラミングされた RCOUNT 設定が512 FREF サイクルで、SETTLECOUNT が 128 FREF サイクルである場合、1 回の変換にかかる時間は、1.8ms (センサ起動時間) + 3.2ms (変換時間) + 0.75ms (チャネル切り替え遅延時間) = 16.75ms (チャネルあたり) となります。AUTOSCAN_EN = 1および RR_SEQUENCE = 00 に設定して FDC をデュアル チャネル動作に設定した場合は、33.5ms ごとにデータ レジスタから完全な 1 セットの変換結果が得られます。

また、割り込みに基づくシステム設計に対しては、データ レディ フラグ (DRDY) も使用できます (「レジスタ マップ」の STATUS レジスタの説明を参照)。