JAJSCF9B June   2015  – October 2024 FDC2112 , FDC2114 , FDC2212 , FDC2214

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性- I2C
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 クロック アーキテクチャ
      2. 7.3.2 マルチチャネルおよびシングル チャネル動作
      3. 7.3.3 ゲインおよびオフセット (FDC2112、FDC2114のみ)
      4. 7.3.4 電流駆動制御レジスタ
      5. 7.3.5 デバイス ステータス レジスタ
      6. 7.3.6 入力デグリッチ フィルタ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 起動モード
      2. 7.4.2 通常（変換）モード
      3. 7.4.3 スリープ モード
      4. 7.4.4 シャットダウン・モード
        1. 7.4.4.1 リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C インターフェイス仕様
    6. 7.6 レジスタ マップ
      1. 7.6.1  レジスタ一覧
      2. 7.6.2  アドレス0x00、DATA_CH0
      3. 7.6.3  アドレス 0x01、DATA_LSB_CH0 (FDC2212/FDC2214 のみ)
      4. 7.6.4  アドレス0x02、DATA_CH1
      5. 7.6.5  アドレス 0x03、DATA_LSB_CH1 (FDC2212/FDC2214 のみ)
      6. 7.6.6  アドレス 0x04、DATA_CH2 (FDC2114、FDC2214 のみ)
      7. 7.6.7  アドレス 0x05、DATA_LSB_CH2 (FDC2214 のみ)
      8. 7.6.8  アドレス 0x06、DATA_CH3 (FDC2114、FDC2214 のみ)
      9. 7.6.9  アドレス 0x07、DATA_LSB_CH3 (FDC2214 のみ)
      10. 7.6.10 アドレス0x08、RCOUNT_CH0
      11. 7.6.11 アドレス0x09、RCOUNT_CH1
      12. 7.6.12 アドレス 0x0A、RCOUNT_CH2 (FDC2114、FDC2214 のみ)
      13. 7.6.13 アドレス 0x0B、RCOUNT_CH3 (FDC2114、FDC2214 のみ)
      14. 7.6.14 アドレス0x0C、OFFSET_CH0（FDC2112 / FDC2114のみ）
      15. 7.6.15 アドレス0x0D、OFFSET_CH1（FDC2112 / FDC2114のみ）
      16. 7.6.16 アドレス0x0E、OFFSET_CH2（FDC2114のみ）
      17. 7.6.17 アドレス0x0F、OFFSET_CH3（FDC2114のみ）
      18. 7.6.18 アドレス0x10、SETTLECOUNT_CH0
      19. 7.6.19 アドレス0x11、SETTLECOUNT_CH1
      20. 7.6.20 アドレス 0x12, SETTLECOUNT_CH2 (FDC2114、FDC2214 のみ)
      21. 7.6.21 アドレス 0x13、SETTLECOUNT_CH3 (FDC2114、FDC2214 のみ)
      22. 7.6.22 アドレス0x14、CLOCK_DIVIDERS_CH0
      23. 7.6.23 アドレス0x15、CLOCK_DIVIDERS_CH1
      24. 7.6.24 アドレス 0x16、CLOCK_DIVIDERS_CH2 (FDC2114、FDC2214 のみ)
      25. 7.6.25 アドレス 0x17、CLOCK_DIVIDERS_CH3 (FDC2114、FDC2214 のみ)
      26. 7.6.26 アドレス0x18、STATUS
      27. 7.6.27 アドレス0x19、ERROR_CONFIG
      28. 7.6.28 アドレス0x1A、CONFIG
      29. 7.6.29 アドレス0x1B、MUX_CONFIG
      30. 7.6.30 アドレス0x1C、RESET_DEV
      31. 7.6.31 アドレス0x1E、DRIVE_CURRENT_CH0
      32. 7.6.32 アドレス0x1F、DRIVE_CURRENT_CH1
      33. 7.6.33 アドレス 0x20, DRIVE_CURRENT_CH2 (FDC2114/FDC2214 のみ)
      34. 7.6.34 アドレス 0x21、DRIVE_CURRENT_CH3 (FDC2114/FDC2214 のみ)
      35. 7.6.35 アドレス0x7E、MANUFACTURER_ID
      36. 7.6.36 アドレス0x7F、DEVICE_ID
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 センサ構成
      2. 8.1.2 シールド
      3. 8.1.3 パワー サイクルを使用したアプリケーション
      4. 8.1.4 インダクタの自己共振周波数
      5. 8.1.5 アプリケーション曲線
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 回路図
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 推奨されるレジスタの初期設定値
      4. 8.2.4 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ

7.3.1 クロック アーキテクチャ

図 7-3 に、FDC のクロック分周器およびマルチプレクサを示します。

FDC2212 FDC2214 FDC2112 FDC2114 クロック構成図
A. FDC2114/FDC2214のみ
図 7-3 クロック構成図

図 7-3 で、主要なクロックは fIN、fREF、および fCLKです。fCLK は、内部クロック ソースまたは外部クロック ソース (CLKIN) から選択します。周波数測定用の基準クロック fREF は、fCLK ソースから得ます。高精度アプリケーションでは、必要な安定性と精度の要件を満たすために外部コントローラ クロックを使用することをテキサス・インスツルメンツでは推奨します。低コストが要求され、高い精度を必要としないアプリケーションでは、内部発振器を使用できます。fINx クロックは、チャネル x のセンサ周波数 fSENSORx から得られます。fREFx および fINxは、fCLK (コントローラ クロック) が内部クロックと外部クロックのどちらであるかに応じて、表 7-1に示す要件を満たす必要があります。

表 7-1 クロックの設定要件
MODE(1)CLKINソースfREFx の有効範囲 (MHz)fINx の有効範囲CHx_FIN_SEL を (2) に設定するCHx_SETTLECOUNTの設定CHx_RCOUNTの設定
マルチチャネル内部fREFx ≤ 55< fREFx /4差動センサ構成：
b01：0.01MHz から 8.75MHz へ (1分周)
b10：5MHz から 10MHz へ (2分周)
シングルエンド センサ構成
b10：0.01MHz から 10MHzへ (2分周)		> 3> 8
外部fREFx ≤ 40
シングル チャネル外部または内部fREFx ≤ 35
(1) チャネル2および3は、FDC2114およびFDC2214のみで使用できます。
(2) 差動およびシングルエンド センサ構成については、「センサ構成」を参照してください。

表 7-2 に、すべてのチャネルのクロック設定レジスタを示します。

表 7-2 クロック設定レジスタ
チャネル(1)クロックレジスタフィールド [ビット]値
すべてfCLK = コントローラ クロック ソースCONFIG、アドレス0x1AREF_CLK_SRC [9]b0 = 内部発振器をコントローラ クロックとして使用
b1 = 外部クロック ソースをコントローラ クロックとして使用
0fREF0CLOCK_DIVIDERS_CH0、アドレス0x14CH0_FREF_DIVIDER [9:0]fREF0 = fCLK / CH0_FREF_DIVIDER
1fREF1CLOCK_DIVIDERS_CH1、アドレス0x15CH1_FREF_DIVIDER [9:0]fREF1 = fCLK / CH1_FREF_DIVIDER
2fREF2CLOCK_DIVIDERS_CH2、アドレス0x16CH2_FREF_DIVIDER [9:0]fREF2 = fCLK / CH2_FREF_DIVIDER
3fREF3CLOCK_DIVIDERS_CH3、アドレス0x17CH3_FREF_DIVIDER [9:0]fREF3 = fCLK / CH3_FREF_DIVIDER
0fIN0CLOCK_DIVIDERS_CH0、アドレス0x14CH0_FIN_SEL [13:12]fIN0 = fSENSOR0 / CH0_FIN_SEL
1fIN1CLOCK_DIVIDERS_CH1、アドレス0x15CH1_FIN_SEL [13:12]fIN1 = fSENSOR1 / CH1_FIN_SEL
2fIN2CLOCK_DIVIDERS_CH2、アドレス0x16CH2_FIN_SEL [13:12]fIN2 = fSENSOR2 / CH2_FIN_SEL
3fIN3CLOCK_DIVIDERS_CH3、アドレス0x17CH3_FIN_SEL [13:12]fIN3 = fSENSOR3 / CH3_FIN_SEL
(1) チャネル2および3は、FDC2114およびFDC2214のみで使用できます。