JAJSV80L May   2005  – August 2024 GD65232 , GD75232

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  Recommended Operating Conditions
    3. 5.3  Thermal Information
    4. 5.4  Supply Currents over Recommended Operating Free-air Temperature Range
    5. 5.5  Electrical Characteristics, Driver
    6. 5.6  Switching Characteristics, Driver
    7. 5.7  Electrical Characteristics, Receiver
    8. 5.8  Switching Characteristics, Receiver
    9. 5.9  Typical Characteristics Driver
    10. 5.10 Typical Characteristics Receiver
  7. 6 Parameter Measurement Information
  8. 7 Application and Implementation
    1. 7.1 Application Information
    2. 7.2 Schematic
  9. 8 Device and Documentation Support
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

GD65232 および GD75232 は、テキサス・インスツルメンツの業界標準の SN75188 および SN75189 バイポーラ クワッド ドライバおよびレシーバからの 3 つのドライバと 5 つのレシーバを組み合わせたものです。ピン配置が SN75C185 のフロースルー設計と一致しているため、部品数と必要な基板面積が削減され、UART と IBM™ PC/AT 互換機のシリアル ポート コネクタを簡単に接続できます。GD65232 および GD75232 のバイポーラ回路と処理により、低コストの堅牢なソリューションを実現できますが、SN75C185 と比較して静止電力が高くなり、外付けの受動部品が必要になります。

GD65232 および GD75232 は、TIA/EIA-232-F および ITU (旧称 CCITT) V.28 規格の要件に準拠しています。これらの規格は、ホスト コンピュータとペリフェラルの間で、最大 20kbit の信号速度でデータを交換するためのものです。これらのデバイスのスイッチング速度は十分に高速であり、より小さい容量性負荷 (より短いケーブル) で最大 120kbit のレートをサポートできます。ケーブルとインターフェイス回路の両端に設計制御を使用しない場合、高い信号速度での相互運用性は期待できません。最大 120kbit の信号速度での相互運用性を実現するには、TIA/EIA-423-B (ITU V.10) および TIA/EIA-422-B (ITU V.11) 規格の使用をお勧めします。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
GD65232
GD75232		 SSOP (DB、20) 7.2mm × 7.8mm
SOIC (DW、20) 12.8mm × 10.3mm
PDIP (N、20) 24.33mm × 9.4mm
TSSOP (PW、20) 6.5mm × 6.4mm
(1) 詳細については、セクション 10 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
GD65232 GD75232 論理図 (正論理)論理図 (正論理)