JAJSQ89D
december 2015 – september 2020
HD3SS3220
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成および機能
ピン機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
タイミング要件
7
詳細説明
7.1
概要
7.1.1
ケーブル、アダプタ、直接接続デバイス
7.1.1.1
USB Type-C のレセプタクルとプラグ
7.1.1.2
USB Type-C ケーブル
7.1.1.3
レガシー・ケーブルとアダプタ
7.1.1.4
直接接続デバイス
7.1.1.5
オーディオ・アダプタ
7.2
機能ブロック図
7.3
機能説明
7.3.1
DFP / ソース - ダウンストリーム側ポート
7.3.2
UFP / シンク - アップストリーム側ポート
7.3.3
DRP – デュアル・ロール・ポート
7.3.4
ケーブルの向きとマルチプレクサ制御
7.3.5
Type-C 電流モード
7.3.6
アクセサリのサポート
7.3.7
オーディオ・アクセサリ
7.3.8
デバッグ・アクセサリ
7.3.9
アクティブ・ケーブルでの VCONN サポート
7.3.10
I2C および GPIO 制御
7.3.11
HD3SS3220 VBUS 検出
7.3.12
VDD5 および VCC33 のパワーオン要件
7.4
デバイスの機能モード
7.4.1
非接続モード
7.4.2
アクティブ・モード
7.4.3
デッド・バッテリ
7.4.4
シャットダウン・モード
7.5
プログラミング
7.6
レジスタ・マップ
7.6.1
デバイス識別レジスタ (オフセット= 0x07~0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
7.6.2
接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
7.6.3
接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
7.6.4
汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
7.6.5
デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション、DRP ポート
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.3
代表的なアプリケーション、DFP ポート
8.2.3.1
設計要件
8.2.3.2
詳細な設計手順
8.2.4
代表的なアプリケーション、UFP ポート
8.2.4.1
設計要件
8.2.4.2
詳細な設計手順
電源に関する推奨事項
9
レイアウト
9.1
レイアウトのガイドライン
9.1.1
推奨される PCB スタックアップ
9.1.2
高速信号トレース長の一致
9.1.3
差動信号の間隔
9.1.4
高速差動信号のルール
9.1.5
差動ペアの対称性
9.1.6
ビアの不連続性の緩和
9.1.7
表面実装デバイス・パッドの不連続性の緩和
9.1.8
ESD/EMI に関する考慮事項
9.2
レイアウト
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントの更新通知を受け取る方法
10.2
コミュニティ・リソース
10.3
商標
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RNH|30
MPQF439A
サーマルパッド・メカニカル・データ
発注情報
jajsq89d_oa
jajsq89d_pm
9.1.4
高速差動信号のルール
高速差動信号にプローブやテスト・ポイントを配置しないでください。
水晶振動子、発振器、クロック信号ジェネレータ、スイッチング・パワー・レギュレータ、マウント・ホール、磁気デバイス、クロック信号を使用または複製する IC の下または近くに高速トレースを配線しないでください。
BGA ブレークアウト後は、高速差動信号を SoC から距離を置いて配線してください。これは、内部状態の遷移により発生する大電流過渡のフィルタリングが困難な場合があるからです。
可能な場合は、高速差動ペア信号を PCB の GND 層が隣接している最上層または最下層に配線します。高速差動信号のストリップライン配線は推奨しません。
高速差動信号が、リファレンス・プレーンのエッジから 90mil 以上の距離を置いて配線されていることを確認します。
高速差動信号が、リファレンス・プレーンのボイドから 1.5W (トレース幅 × 1.5 で計算) 以上距離を置いて配線されていることを確認します。このルールは、高速差動信号の SMD パッドがボイドされている場合には適用されません。
SoC BGA のエスケープ後に一定のトレース幅を維持し、伝送ラインでのインピーダンスの不一致を回避します。
可能な場合は、差動ペアの間隔をできるだけ広くします。