JAJSFM2H April   2018  – June 2024 ISO1410 , ISO1412 , ISO1430 , ISO1432 , ISO1450 , ISO1452

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 概要 (続き)
  6. 5 デバイス比較表
  7. 6 ピン構成および機能
    1.     ピンの機能：全二重デバイス
    2.     ピンの機能：半二重デバイス
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性：ドライバ
    10. 7.10 電気的特性：レシーバ
    11. 7.11 電源電流特性：サイド 1 (ICC1)
    12. 7.12 電源電流特性：サイド 2 (ICC2)
    13. 7.13 スイッチング特性：ドライバ
    14. 7.14 スイッチング特性：レシーバ
    15. 7.15 絶縁特性曲線
    16. 7.16 代表的特性
  9. 8 パラメータ測定情報
  10. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 電磁両立性 (EMC) に関する検討事項
      2. 9.3.2 フェイルセーフ レシーバ
      3. 9.3.3 サーマル シャットダウン
      4. 9.3.4 グリッチ フリーのパワーアップ / パワーダウン
    4. 9.4 デバイスの機能モード
      1. 9.4.1 デバイス I/O 回路図
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 データ レートとバス長
        2. 10.2.2.2 スタブ長
        3. 10.2.2.3 バスの負荷
      3. 10.2.3 アプリケーション曲線
        1. 10.2.3.1 絶縁寿命
  12. 11電源に関する推奨事項
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 PCB 材料
    2. 12.2 レイアウト例
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
        1. 13.1.1.1 関連リンク
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  15. 14改訂履歴
  16. 15メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DW|16
サーマルパッド・メカニカル・データ
発注情報

7.9 電気的特性：ドライバ

標準値の仕様の条件はいずれも VCC1=3.3V、VCC2=5V、TA=27℃ (最小値 / 最大値の仕様は特に記述のない限り推奨動作条件範囲内)
パラメータテスト条件最小値代表値最大値単位
|VOD|ドライバの差動出力電圧の大きさ開路電圧、無負荷バス、
3V ≤ VCC2 ≤ 5.5V		1.55VCC2V
RL = 60Ω、-7V ≤ VTEST ≤ 12V (図 8-1 を参照)、3V ≤ VCC2 ≤ 3.6V、TA < 100℃1.52.3V
RL = 60Ω、-7V ≤ VTEST ≤ 12V (図 8-1 を参照)、3.1V ≤ VCC2 ≤ 3.6V、TA > 100℃1.52.3
RL = 60Ω、-7V ≤ VTEST ≤ 12V、
4.5V < VCC2 < 5.5V (図 8-1 を参照)		2.13.7V
RL = 100Ω (図 8-2 を参照)、RS-422 負荷24.2V
RL = 54Ω (図 8-2 を参照)、RS-485 負荷、VCC2 = 3V〜3.6V1.52.3V
RL = 54Ω (図 8-2 を参照)、RS-485 負荷、
4.5V < VCC2 < 5.5V		2.13.7V
Δ|VOD|2 つの状態間の差動出力電圧の変化RL = 54Ω または RL = 100Ω、図 8-2 を参照-200200mV
VOC同相出力電圧RL = 54Ω または RL = 100Ω、図 8-2 を参照10.5 × VCC23V
ΔVOC(SS)2 つの状態間の定常同相出力電圧の変化RL = 54Ω または RL = 100Ω、図 8-2 を参照-200200mV
IOS短絡出力電流VD = VCC1 または VD = VGND1、VDE = VCC1、VCC2 = 3.3V ± 10%
-7V ≤ V ≤ 12V、図 8-11 を参照		-250250mA
VD = VCC1 または VD = VGND1、VDE = VCC1、VCC2 = 5V ± 10%
-7V ≤ V ≤ 12V、図 8-11 を参照		250mA
Ii入力電流VD および VDE = 0V または VD および VDE = VCC1-1010µA
CMTI同相過渡耐性VD = VCC1 または GND1、VCC1 = 1.71V〜5.5V、VCM = 1200V、ISO141x、図 8-4 を参照85100kV/μs
CMTI同相過渡耐性VD = VCC1 または GND1、VCC1 = 1.71V〜5.5V、VCM = 1200V、ISO143x、図 8-4 を参照85100kV/μs
CMTI同相過渡耐性VD = VCC1 または GND1、VCC1 = 2.25V〜5.5V、VCM = 1200V、ISO145x、図 8-4 を参照85100kV/μs