JAJSFM2H April   2018  – June 2024 ISO1410 , ISO1412 , ISO1430 , ISO1432 , ISO1450 , ISO1452

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 概要 (続き)
  6. 5 デバイス比較表
  7. 6 ピン構成および機能
    1.     ピンの機能：全二重デバイス
    2.     ピンの機能：半二重デバイス
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性：ドライバ
    10. 7.10 電気的特性：レシーバ
    11. 7.11 電源電流特性：サイド 1 (ICC1)
    12. 7.12 電源電流特性：サイド 2 (ICC2)
    13. 7.13 スイッチング特性：ドライバ
    14. 7.14 スイッチング特性：レシーバ
    15. 7.15 絶縁特性曲線
    16. 7.16 代表的特性
  9. 8 パラメータ測定情報
  10. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 電磁両立性 (EMC) に関する検討事項
      2. 9.3.2 フェイルセーフ レシーバ
      3. 9.3.3 サーマル シャットダウン
      4. 9.3.4 グリッチ フリーのパワーアップ / パワーダウン
    4. 9.4 デバイスの機能モード
      1. 9.4.1 デバイス I/O 回路図
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 データ レートとバス長
        2. 10.2.2.2 スタブ長
        3. 10.2.2.3 バスの負荷
      3. 10.2.3 アプリケーション曲線
        1. 10.2.3.1 絶縁寿命
  12. 11電源に関する推奨事項
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 PCB 材料
    2. 12.2 レイアウト例
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
        1. 13.1.1.1 関連リンク
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  15. 14改訂履歴
  16. 15メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DW|16
サーマルパッド・メカニカル・データ
発注情報

9.4 デバイスの機能モード

表 9-1 に、ドライバの機能モードを示します。

表 9-1 ドライバ機能表
VCC1(1)VCC2(1)入力 Dドライバ イネーブル DE出力(3)
Y、 AZ、 B
PUPUHHHL
LHLH
XLハイ インピーダンスハイ インピーダンス
Xオープンハイ インピーダンスハイ インピーダンス
オープンHHL
PD (2)PUXXハイ インピーダンスハイ インピーダンス
XPDXXハイ インピーダンスハイ インピーダンス
(1) PU = 電源オン、PD = 電源オフ、H = High レベル、L = Low レベル、X = 無関係、Hi-Z = 高インピーダンス状態
(2) 入力信号が強く駆動されると、内部保護ダイオードを経由してフローティング VCC1 に弱い電力が供給され、出力が不定になる可能性があります。
(3) 全二重デバイスの場合、ドライバ出力は Y および Z です。半二重デバイスの場合、ドライバ出力は A および B です。

以下の説明は半二重デバイスに固有のものですが、同じ論理は出力が Y および Z の全二重デバイスにも適用されます。

ドライバ イネーブル ピン DE がロジック High のとき、差動出力 A および B はデータ入力 D のロジック状態に従います。D 入力がロジック High になると、A 出力は High になり、B は Low になります。そのため、式 1 で定義される差動出力電圧は正になります。

式 1. VOD = VA – VB

D 入力が Low になると、B 出力は High になり、A 出力は Low になります。そのため、式 1 で定義される差動出力電圧は負になります。DE 入力が Low になると、両方の出力が高インピーダンス (Hi-Z) 状態になります。DE 入力がロジック Low の場合、D ピンのロジック状態は無関係になります。DE ピンには、グランドに接続された内部プルダウン抵抗があります。DE ピンをオープンのままにすると、ドライバはデフォルトでディセーブル (バス出力が Hi-Z) になります。D ピンには内部プルアップ抵抗があります。ドライバがイネーブルのときに D ピンをオープンのままにすると、A 出力は High になり、B 出力は Low になります。

表 9-2 に、レシーバの機能モードを示します。

表 9-2 レシーバ機能表
VCC1(1)VCC2(1)差動入力レシーバ イネーブル RE出力 R
VID = VA – VB
PUPU-0.02 V ≤ VIDLH
-0.2 V < VID < 0.02 VL不定
VID ≤ -0.2VLL
XHハイ インピーダンス
Xオープンハイ インピーダンス
オープン、短絡、アイドルLH
PD (2)PUXXハイ インピーダンス
PUPDXLH
PD (2)PDXXハイ インピーダンス
(1) PU = 電源オン、PD = 電源オフ、H = ロジック High、L = ロジック Low、X = 無関係、Hi-Z = 高インピーダンス (オフ) 状態
(2) 入力信号が強く駆動されると、内部保護ダイオードを経由してフローティング VCC1 に弱い電力が供給され、出力が不定になる可能性があります。

レシーバ イネーブル ピン RE がロジック Low の場合、レシーバはイネーブルになります。式 2 で定義される差動入力電圧が正の入力スレッショルド VTH+ を上回ると、レシーバの出力 R は High になります。

式 2. VID = VA – VB

式 2 で定義される差動入力電圧が負の入力スレッショルド VTH- を下回ると、レシーバの出力 R は Low になります。VID 電圧が VTH+ と VTH- スレッショルドの間にある場合、出力は不定になります。レシーバの出力は Hi-Z 状態で、RE ピンがロジック High またはオープンのままの場合、VID の大きさと極性は無関係になります。レシーバ入力の内部バイアスにより、トランシーバがバスから切断されたとき (開路)、バス ラインが相互に短絡したとき (短絡)、またはバスがアクティブに駆動されていないとき (アイドル バス)、出力はフェイルセーフ High になります。