JAJSBH5B
March 2011 – June 2019
LM21212-2
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
アプリケーションの簡略回路図
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Descriptions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Ratings
7.4
Electrical Characteristics
7.5
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Precision Enable
8.3.2
UVLO
8.3.3
Current Limit
8.3.4
Short-Circuit Protection
8.3.5
Thermal Protection
8.3.6
Power-Good Flag
8.3.7
Light Load Operation
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Typical Application 1
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
Custom Design With WEBENCH® Tools
9.2.1.2.2
Output Voltage
9.2.1.2.3
Precision Enable
9.2.1.2.4
Soft Start
9.2.1.2.5
Resistor-Adjustable Frequency
9.2.1.2.6
Inductor Selection
9.2.1.2.7
Output Capacitor Selection
9.2.1.2.8
Input Capacitor Selection
9.2.1.2.9
Control Loop Compensation
9.2.1.3
Application Curves
9.2.2
Typical Application Schematic 2
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedure
10
Layout
10.1
Layout Considerations
10.2
Layout Example
10.3
Thermal Considerations
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.1.2
開発サポート
11.1.2.1
WEBENCH®ツールによるカスタム設計
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PWP|20
MHTS001G
サーマルパッド・メカニカル・データ
PWP|20
PPTD299
発注情報
jajsbh5b_oa
jajsbh5b_pm
10.2
Layout Example
Figure 35.
Schematic of LM21212-2 Highlighting Layout Sensitive Nodes