JAJSBH4G
February 2011 – March 2022
LM21215
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Ratings
6.4
Electrical Characteristics
6.5
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Precision Enable
7.3.2
UVLO
7.3.3
Current Limit
7.3.4
Short-Circuit Protection
7.3.5
Thermal Protection
7.3.6
Light Load Operation
7.3.7
Power Good Flag
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Typical Application 1
8.2.1.1
Design Requirements
8.2.1.2
Detailed Design Procedure
8.2.1.2.1
Custom Design With WEBENCH® Tools
8.2.1.2.2
Output Voltage
8.2.1.2.3
Precision Enable
8.2.1.2.4
Soft Start
8.2.1.2.5
Inductor Selection
8.2.1.2.6
Output Capacitor Selection
8.2.1.2.7
Input Capacitor Selection
8.2.1.2.8
Programmable Current Limit
8.2.1.2.9
Control Loop Compensation
8.2.1.3
Application Curves
8.2.2
Typical Application Schematic 2
8.2.2.1
Design Requirements
8.2.2.2
Detailed Design Procedure
9
Layout
9.1
Layout Considerations
9.2
Layout Example
9.2.1
Thermal Considerations
10
Device and Documentation Support
10.1
Device Support
10.1.1
Third-Party Products Disclaimer
10.1.2
Development Support
10.1.2.1
Custom Design With WEBENCH® Tools
10.2
Receiving Notification of Documentation Updates
10.3
サポート・リソース
10.4
Trademarks
10.5
Electrostatic Discharge Caution
10.6
Glossary
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PWP|20
MHTS001G
サーマルパッド・メカニカル・データ
PWP|20
PPTD299
発注情報
jajsbh4g_oa
jajsbh4g_pm
2
アプリケーション
ブロードバンド、ネットワーク、
ワイヤレス通信
高性能 FPGA、ASIC、マイクロプロセッサ
設計が簡単な、5V または 3.3V バスからの高効率ポイント・オブ・ロード・レギュレーション