LM3489デバイスは高効率のPFETスイッチング・レギュレータ・コントローラであり、広範なアプリケーション向けの小型でコスト効率の優れたスイッチング降圧レギュレータを迅速かつ簡単に開発するため使用できます。ヒステリシス制御アーキテクチャにより、制御ループ安定性の懸念なしに、広範な外部部品を使用して単純な設計を行えます。また、PFETアーキテクチャにより、部品点数の削減、超低ドロップアウト、100%デューティ・サイクル動作を実現しています。さらに、軽負荷時に出力リップルが増大しない高効率動作も特長です。専用のイネーブル・ピンによりシャットダウン・モードへ移行し、消費電流がわずか7µAに低下します。イネーブル・ピンを無接続にすると、デフォルトでオンになります。
PFETのRDS(ON)の両端で電圧を測定することにより電流制限保護を実装できるため、検出抵抗は必要ありません。必要なら、検出抵抗を使用して、電流制限の精度を向上することもできます。サイクル単位の電流制限は単一の抵抗で設定可能なため、広い範囲の出力電流で安全な動作を保証できます。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
LM3489 LM3489-Q1 |
VSSOP (8) | 3.00mm×3.00mm |
Changes from B Revision (February 2013) to C Revision
Changes from A Revision (February 2013) to B Revision
PIN | I/O | DESCRIPTION | |
---|---|---|---|
NO. | NAME | ||
1 | ISENSE | I | The current sense input pin. This pin must be connected to the PFET drain terminal directly or through a series resistor up to 600 Ω for 28 V > VIN > 35 V. |
2 | GND | — | Signal ground |
3 | EN | I | Enable pin. Connect EN pin to ground to shutdown the part or float to enable operation (Internally pulled high). This pin can also be used to perform UVLO function. |
4 | FB | I | The feedback input. Connect the FB to a resistor voltage divider between the output and GND for an adjustable output voltage. |
5 | ADJ | I | Current limit threshold adjustment. Connected to an internal 5.5-µA current source. A resistor is connected between this pin and VIN. The voltage across this resistor is compared with the ISENSE pin voltage to determine if an overcurrent condition has occurred. |
6 | PGND | — | Power ground |
7 | PGATE | O | Gate drive output for the external PFET. PGATE swings between VIN and VIN 5-V. |
8 | VIN | I | Power supply input pin |