JAJSGX1G
September 2006 – Jaunuary 2020
LM5069
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
代表的なアプリケーションの図
4
改訂履歴
Device Comparison
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Current Limit
7.3.2
Circuit Breaker
7.3.3
Power Limit
7.3.4
Undervoltage Lockout (UVLO)
7.3.5
Overvoltage Lockout (OVLO)
7.3.6
Power Good Pin
7.4
Device Functional Modes
7.4.1
Power Up Sequence
7.4.2
Gate Control
7.4.3
Fault Timer and Restart
7.4.4
Shutdown Control
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
48-V, 10-A Hot Swap Design
8.2.1.1
Design Requirements
8.2.1.2
Detailed Design Procedure
8.2.1.2.1
Select RSNS and CL setting
8.2.1.2.2
Selecting the Hot Swap FET(s)
8.2.1.2.3
Select Power Limit
8.2.1.2.4
Set Fault Timer
8.2.1.2.5
Check MOSFET SOA
8.2.1.2.6
Set Undervoltage and Overvoltage Threshold
8.2.1.2.6.1
Option A
8.2.1.2.6.2
Option B
8.2.1.2.6.3
Option C
8.2.1.2.6.4
Option D
8.2.1.2.7
Input and Output Protection
8.2.1.2.8
Final Schematic and Component Values
8.2.1.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.1.1
PC Board Guidelines
10.1.2
System Considerations
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
開発サポート
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DGS|10
MPDS035C
サーマルパッド・メカニカル・データ
発注情報
jajsgx1g_oa
jajsgx1g_pm
10.2
Layout Example
Figure 45.
Recommended Board Connector Design
Figure 46.
Sense Resistor Connections
Figure 47.
LM5069 Quiet IC Ground Layout