JAJSNE2A October   2022  – November 2025 LM51231-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイスの有効化と無効化 (EN、VH ピン)
      2. 6.3.2  高電圧 VCC レギュレータ (BIAS、VCC ピン)
      3. 6.3.3  軽負荷スイッチング モードの選択 (MODE ピン)
      4. 6.3.4  VOUT 範囲の選択 (RANGE ピン)
      5. 6.3.5  ライン低電圧誤動作防止 (UVLO ピン)
      6. 6.3.6  VCC ホールド (VH ピン) による高速再起動
      7. 6.3.7  可変出力レギュレーションのターゲット (VOUT、TRK、VREF ピン)
      8. 6.3.8  過電圧保護 (VOUT ピン)
      9. 6.3.9  パワー グッド インジケータ (PGOOD ピン)
      10. 6.3.10 動的にプログラム可能なスイッチング周波数 (RT)
      11. 6.3.11 外部クロック同期 (SYNC ピン)
      12. 6.3.12 プログラム可能な拡散スペクトラム (DITHER ピン)
      13. 6.3.13 プログラム可能なソフト スタート (SS ピン)
      14. 6.3.14 広帯域幅の相互コンダクタンス エラー アンプと PWM (TRK、COMP ピン)
      15. 6.3.15 電流検出とスロープ補償 (CSP、CSN ピン)
      16. 6.3.16 定ピーク電流制限 (CSP、CSN ピン)
      17. 6.3.17 最大デューティ サイクルと最小の制御可能なオン時間の制限
      18. 6.3.18 MOSFET ドライバ、内蔵ブート ダイオード、ヒカップ モードのフォルト保護 (LO、HO、HB ピン)
      19. 6.3.19 サーマル シャットダウン保護
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デバイス ステータス
        1. 6.4.1.1 シャットダウンモード
        2. 6.4.1.2 構成モード
        3. 6.4.1.3 アクティブ モード
        4. 6.4.1.4 バイパス モード
          1. 6.4.1.4.1 バイパス DE モード
          2. 6.4.1.4.2 バイパス FPWM
      2. 6.4.2 軽負荷スイッチング モード
        1. 6.4.2.1 強制 PWM (FPWM) モード
        2. 6.4.2.2 ダイオード エミュレーション (DE) モード
        3. 6.4.2.3 FPWM モードでの強制ダイオード エミュレーション動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーションのアイデア
      4. 7.2.4 アプリケーション曲線
    3. 7.3 システム例
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.2 高電圧 VCC レギュレータ (BIAS、VCC ピン)

本デバイスは、BIAS ピンから電源が供給される、高電圧 5V VCC レギュレータを備えています。デバイスが有効になった 50µs 後に内部 VCC レギュレータがオンになり、VCC が VCC UVLO スレッショルド (VVCC-UVLO) を上回ると 120µs デバイスの構成が開始されます。デバイスがシャットダウンされるか、VCC が VVCC-UVLO-FALLING を下回ると、デバイス構成がリセットされます。デバイスを再構成するには、デバイスをシャットダウンすることをお勧めします。構成時には、VOUT 範囲が選択されます。

高電圧 VCC レギュレータにより、BIAS ピンを 3.8V ～ 42V の電源電圧に直接接続できます。BIAS が 5V VCC のレギュレーションのターゲット (VVCC-REG) より低いとき、VCC 出力は、VCC レギュレータの 1.7Ω 抵抗に起因する小さなドロップアウト電圧で、BIAS ピンの電圧に追従します。

推奨される VCC コンデンサの値は 4.7µF です。VCC コンデンサは、VCC と PGND との間で、デバイスにできるだけ近づけて配置する必要があります。推奨される BIAS コンデンサの値は 1.0µF です。BIAS コンデンサは、BIAS と PGND との間で、デバイスに近づけて配置する必要があります。

LM51231-Q1 高電圧 VCC レギュレータ図 6-2 高電圧 VCC レギュレータ

VCC レギュレータには VCC 電流制限機能が搭載されており、VCC ピンが誤ってグランドに短絡したときにデバイスの損傷を防止します。VCC レギュレータの最小ソース能力は、デバイスの構成時またはアクティブ モード動作時で 100mA (IVCC-CL) です。EN/UVLO が VEN を下回り、VH が VSYNC を上回ると、VCC レギュレータの最小ソース能力は 1mA に低下します。VCC レギュレータは、内部ドライバおよび他の内部回路に電源を供給します。外部 MOSFET は、ドライバの消費電流が IVCC-CL 未満になるように注意深く選択する必要があります。ドライバの消費電流は、式 1 で計算できます。

式 1. IG = 2 × QG@5V × fSW

ここで、

  • QG@5V は、5V の ゲート ソース電圧における N チャネル MOSFET ゲート電荷です。

3.8V 未満での VIN 動作が必要な場合は、BIAS ピンを昇圧コンバータの出力 (VLOAD) に接続できます。BIAS ピンを VLOAD に接続することで、BIAS ピンが 3.8V より高い場合は、昇圧コンバータの入力電圧 (VSUPPLY) が 0.8V まで低下することがあります。最小 VSUPPLY 詳細については、セクション 6.3.17 を参照してください。