スイッチング コンバータの性能は、PCBレイアウトの品質に大きく依存します。次のガイドラインに従うことで、最高の電力変換性能や熱性能を実現しながら、不要な EMI の生成を最小限に抑えるような PCB を設計できます。
- CVCC、CBIAS、CHB、CVOUT は、デバイスのできるだけ近くに配置します。ピンに直接接続します。
- QH、QL、COUT を配置します。スイッチング ループ (COUT、QH、QL、COUT のループ) はできるだけ小さくします。小型のセラミック コンデンサを採用すると、ループ長の最小化に役立ちます。放熱のため、QH のドレイン接続の近くに銅の領域を残します。
- LM、RS、CIN を配置します。ループ (CIN、RS、LM、CIN のループ) はできるだけ小さくします。小型のセラミック コンデンサを採用すると、ループ長の最小化に役立ちます。
- RS を CSP-CSN に接続します。CSP-CSN のパターンは、並列に配線し、グランドで囲む必要があります。
- VOUT、HO、SW を接続します。これらのパターンは、短い低インダクタンスのパスを使用して並列に配線する必要があります。VOUT は、QH のドレイン接続に直接接続する必要があります。SW は、QH のソース接続に直接接続する必要があります
- LO と PGND を接続します。LO-PGND のパターンは、短い低インダクタンスのパスを使って並列に配線する必要があります。PGND は、QL のソース接続に直接接続する必要があります
- RCOMP、CCOMP、CSS、CVREF、RVREFT、RVREFB、RT、RUVLOB をデバイスの近くに配置し、共通のアナログ グランド プレーンに接続します。
- 電源グランド プレーン (QL のソース接続) を PGND 経由で EP に接続します。共通のアナログ グランド プレーンを AGND 経由で EP に接続します。PGND と AGND は、デバイスの下に接続する必要があります。
- EP の下にいくつかのビアを追加して、デバイスからの放熱性能を向上させます。ビアは、最下層レイヤの大きなアナログ グランド プレーンに接続します。
- デバイスの下や、EP に接続されている大きなアナログ グランド プレーンを経由して COUT と CIN のグランドを接続しないでください。