JAJSJD3A
June 2021 – June 2021
LM5146
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
概要 (続き)
6
Pin Configuration and Functions
6.1
Wettable Flanks
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Input Range (VIN)
8.3.2
Output Voltage Setpoint and Accuracy (FB)
8.3.3
High-Voltage Bias Supply Regulator (VCC)
8.3.4
Precision Enable (EN/UVLO)
8.3.5
Power Good Monitor (PGOOD)
8.3.6
Switching Frequency (RT, SYNCIN)
8.3.6.1
Frequency Adjust
8.3.6.2
Clock Synchronization
8.3.7
Configurable Soft Start (SS/TRK)
8.3.7.1
Tracking
8.3.8
Voltage-Mode Control (COMP)
8.3.9
Gate Drivers (LO, HO)
8.3.10
Current Sensing and Overcurrent Protection (ILIM)
8.3.11
OCP Duty Cycle Limiter
8.4
Device Functional Modes
8.4.1
Shutdown Mode
8.4.2
Standby Mode
8.4.3
Active Mode
8.4.4
Diode Emulation Mode
8.4.5
Thermal Shutdown
9
Application and Implementation
9.1
Application Information
9.1.1
Design and Implementation
9.1.2
Power Train Components
9.1.2.1
Inductor
9.1.2.2
Output Capacitors
9.1.2.3
Input Capacitors
9.1.2.4
Power MOSFETs
9.1.3
Control Loop Compensation
9.1.4
EMI Filter Design
9.2
Typical Applications
9.2.1
Design 1 – 12-A High-Efficiency Synchronous Buck DC/DC Regulator
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.3
Custom Design With WEBENCH® Tools
9.2.1.4
Custom Design With Excel Quickstart Tool
9.2.1.5
Application Curves
9.2.2
Design 2 – High Density, 12-V, 8-A Rail From 48-V Telecom Power
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedure
9.2.2.3
Application Curves
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
Power Stage Layout
11.1.2
Gate Drive Layout
11.1.3
PWM Controller Layout
11.1.4
Thermal Design and Layout
11.1.5
Ground Plane Design
11.2
Layout Example
12
Device and Documentation Support
12.1
Device Support
12.1.1
Third-Party Products Disclaimer
12.1.2
Development Support
12.1.2.1
Custom Design With WEBENCH® Tools
12.2
Documentation Support
12.2.1
Related Documentation
12.2.1.1
PCB Layout Resources
12.2.1.2
Thermal Design Resources
12.3
Receiving Notification of Documentation Updates
12.4
サポート・リソース
12.5
Trademarks
12.6
Electrostatic Discharge Caution
12.7
Glossary
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGY|20
MPQF116H
サーマルパッド・メカニカル・データ
RGY|20
QFND600
発注情報
jajsjd3a_oa
jajsjd3a_pm
1
特長
機能安全対応
機能安全システムの設計に役立つ資料を利用可能
多用途な同期整流降圧 DC/DC コントローラ
5.5V~
100V
の広い入力電圧範囲
最大接合部温度:150℃
フィードバック精度 ±1% の 0.8V 基準電圧
出力電圧を 0.8V~60V の範囲で調整可能
40ns の t
ON(min)
により高い V
IN
/V
OUT
比を実現
140ns の t
OFF(min)
により低ドロップアウトを実現
ロスレス R
DS(on)
またはシャント電流センシング
CISPR 11
および
CISPR 32
Class B
EMI 要件に対して最適化
スイッチング周波数:100kHz~1MHz
SYNC In および SYNC Out 機能
ダイオード・エミュレーションまたは FPWM を選択可能
標準の V
TH
MOSFET 用の 7.5V ゲート・ドライバ
14ns のアダプティブ・デッドタイム制御
2.3A ソースおよび 3.5A シンク能力
高速のラインおよび負荷過渡応答
ライン・フィードフォワード付きの電圧モード制御
ゲイン帯域幅の高いエラー・アンプ
本質的な保護機能による堅牢な設計
可変出力電圧ソフト・スタート
ヒカップ・モードによる過電流保護
ヒステリシス付きの入力 UVLO
VCC とゲート駆動の UVLO 保護
高精度のイネーブル入力とオープン・ドレインの PGOOD インジケータによるシーケンシングと制御
ヒステリシス付きのサーマル・シャットダウン保護
20 ピンのウェッタブル・フランク付き VQFN パッケージ
WEBENCH®
Power Designer
により、
LM5146
を使用するカスタム設計を作成