デバイスのスイッチング周波数は、UVLO/SYNC ピンをプルダウンすることにより、外部クロックに同期させることができます。デバイスの内部クロックは立ち下がりエッジで同期されますが、最大デューティ・サイクル制限によって決定される強制オフ時間中は、立ち下がりエッジの入力を無視します。外部同期クロックは、UVLO/SYNC ピンの電圧を 1.45V (代表値) 未満にプルダウンする必要があります。プルダウン・パルスのデューティ・サイクルは制限されませんが、最小プルダウン・パルス幅は 150ns より大きく、最小プルアップ・パルス幅は 250ns より大きくする必要があります。図 9-10 は、リモート･シャットダウン機能の実装を示しています。UVLO ピンは、ディスクリート MOSFET または MCU のオープン・ドレイン出力によってプルダウンできます。この構成では、デバイスは UVLO ピンがグランドに接続された直後にスイッチングを停止し、UVLO ピンがグランドに接続されてから 35μs (代表値) 後にシャットダウンします。

図 9-10 UVLO とシャットダウン

図 9-11 に、シャットダウン機能とクロック同期機能の実装をまとめて示します。この構成では、UVLO ピンがグランドに接続されると、デバイスはスイッチングを直ちに停止し、f_SYNC が 35μs (代表値) を超えて High ロジック状態にとどまる場合 (UVLO が 35μs (代表値) を超えて Low ロジック状態にある場合)、デバイスはシャットダウンします。デバイスがイネーブルされた後にクロック・パルスが供給された場合、デバイスは f_SYNC で動作します。

図 9-11 UVLO、シャットダウン、クロック同期

図 9-13 および 図 9-14 に、スタンバイ機能とクロック同期機能の実装をまとめて示します。この構成では、デバイスは f_SYNC が High ロジック状態にとどまる場合、スイッチングを直ちに停止し、f_SYNC が 2 スイッチング・サイクルより長い間 High ロジック状態にとどまる場合、スタンバイ・モードになります。クロック・パルスが供給されている場合、デバイスは f_SYNC で動作します。UVLO ピンの電圧がイネーブル・スレッショルドより 1.5μs を超えて高いとき、デバイスがイネーブルされる可能性があるため、デバイスがイネーブルになる前に最初から外部クロック同期パルスが供給されている場合は、図 9-13 および 図 9-14 の構成を推奨します。この 1.5 μs の要件は、同期パルスのデューティ・サイクルが 50% を超える場合、緩和できます。図 9-12 に、同期パルスによる起動に必要な最小デューティ・サイクルを示します。スイッチング周波数が 1.1MHz を超える場合、外部同期パルスを印加する前に、UVLO ピンの電圧が 1.5μs より長い間、イネーブル・スレッショルドを超えている必要があります。

図 9-12 SYNC で起動するのに必要なデューティ・サイクル

図 9-13 UVLO、スタンバイ、クロック同期 (a)

図 9-14 UVLO、スタンバイ、クロック同期 (b)

UVLO 機能が不要な場合、MCU のプッシュプル出力の 1 つを使用して、シャットダウン機能とクロック同期機能を一緒に実装できます。この構成では、f_SYNC が 35μs (代表値) を超えて Low ロジック状態にとどまる場合、デバイスはシャットダウンします。f_SYNC が 1.5μs を超えて High ロジック状態にとどまる場合、デバイスはイネーブルになります。デバイスがイネーブルになった後にクロック・パルスが供給された場合、デバイスは f_SYNC で動作します。また、この構成では、BIAS が供給された後に外部クロック・パルスを印加することを推奨します。電流制限抵抗を使用して UVLO ピンに流れる電流を 1mA 未満に制限することにより、BIAS が供給される前に外部クロック・パルスを供給できます (図 9-15 を参照)。

図 9-15 シャットダウンとクロック同期

図 9-16 に、外部回路を使用した反転イネーブルの実装を示します。

図 9-16 反転 UVLO

外部クロック周波数 (f_SYNC) は、f_RT(TYPICAL) の +25%～-30% の範囲内である必要があります。最大デューティ・サイクル制限とスロープ抵抗 (R_SL) によるピーク電流制限はクロック同期の影響を受けるため、クロック同期機能を使用する場合は特に注意してください。詳細については、「セクション 9.3.6」、「セクション 9.3.7」、および「セクション 9.3.11」を参照してください。