JAJSIE0I November   2019  – October 2025 LM63635-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 システム特性
    9. 6.9 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 同期/モード選択
      2. 7.3.2 出力電圧の選択
      3. 7.3.3 スイッチング周波数の選択
        1. 7.3.3.1 スペクトラム拡散オプション
      4. 7.3.4 イネーブルおよびスタートアップ
      5. 7.3.5 RESET フラグ出力
      6. 7.3.6 低電圧誤動作防止、サーマル シャットダウン、出力放電
    4. 7.4 デバイスの機能モード
      1. 7.4.1 概要
      2. 7.4.2 軽負荷動作
        1. 7.4.2.1 SYNC/FPWM 動作
      3. 7.4.3 ドロップアウト動作
      4. 7.4.4 最小オン時間動作
      5. 7.4.5 電流制限と短絡保護動作
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  スイッチング周波数の選択
        2. 8.2.2.2  出力電圧の設定
          1. 8.2.2.2.1 CFF の選択
        3. 8.2.2.3  インダクタの選択
        4. 8.2.2.4  出力コンデンサの選択
        5. 8.2.2.5  入力コンデンサの選択
        6. 8.2.2.6  CBOOT
        7. 8.2.2.7  VCC
        8. 8.2.2.8  外部 UVLO
        9. 8.2.2.9  最大周囲温度
        10. 8.2.2.10 フル機能設計の例
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 EMI 性能曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 グランドと熱に関する考慮事項
      2. 8.5.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 デバイスの命名規則
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • DRR|12
  • PWP|16
サーマルパッド・メカニカル・データ
発注情報

入力コンデンサの選択

セラミック入力コンデンサは、レギュレータに低インピーダンス ソースを供給するだけでなく、リップル電流を供給して、他の回路からスイッチング ノイズを絶縁します。入力には、LM63635-Q1 の最小 4.7µF のセラミック容量が必要 VIN と PGND の間に直接接続されたです。これは、少なくともアプリケーションが必要とする最大入力電圧を定格とする必要があり、可能であれば、最大入力電圧の 2 倍が推奨されます。この容量を増やすことで、入力電圧リップルを低減し、負荷過渡時の入力電圧を維持できます。出力電流が大きくなると、より大きな入力容量が必要になります。また、小さいケース サイズで 220nF のセラミック コンデンサを入力に使用し、レギュレータのできるだけ近くに配置する必要があります。通常、VIN ピンと PGND ピンから 1 mm 以内です。これにより、デバイス内部に制御回路のための高周波バイパスができます。この例では、10µF、50V、X7R (またはそれ以上) のセラミック コンデンサを選択しています。4.7µF のコンデンサ 2 個も使用できます。また、220nF のコンデンサは、X7R 誘電体を使用した 50V 定格品とし、できれば 0603 などの小型のケース サイズも推奨されます。

多くの場合、入力に、セラミックと並列に電解コンデンサを配置することが望ましいです。これは、長い配線またはパターンを使って入力電源をレギュレータに接続する場合に特に当てはまります。このコンデンサに中程度の ESR を持つコンデンサを使うことは、長い電源配線によって生じる入力電源のリンギングを減衰させるのに有効です。この追加コンデンサの使用は、インピーダンスの非常に高い入力電源によって生じる電圧低下の防止にも有効です。

入力スイッチング電流のほとんどは、セラミック入力コンデンサを流れます。式 11 を使用して、おおよその RMS 電流を計算します。この値は、メーカーの最大定格に照らしてチェックする必要があります。

式 11. I R M S I O U T 2

入力コンデンサは、di/dt の大きい電流ループの一部です。大きい di/dt 電流と、IC と入力コンデンサの間の過剰な寄生インダクタンスの組み合わせにより、IC の SW ノードで過剰な電圧リンギングが発生する可能性があります。ボード上の入力コンデンサの配置は、高 di/dt ループ内の寄生インダクタンスを最小化し、それに従って各スイッチングにおける SW ノードのリンギングを最小化するうえで非常に重要です。

レギュレータの最大動作電圧を目標とする設計の場合は、SW ノードのリンギングがデバイスの絶対最大定格を超えないようにしてください。SW ノードのリンギングは、入力コンデンサが IC を基準として適切に配置されているかどうかに関係します。入力コンデンサの適切な配置については、図 8-31図 8-32 および 図 8-33 の PCB レイアウト例を参照してください。