JAJSME9A July   2023  – September 2023 LM74912-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 チャージ・ポンプ
      2. 8.3.2 デュアル・ゲート制御 (DGATE、HGATE)
        1. 8.3.2.1 バッテリ逆接続保護 (A、C、DGATE)
        2. 8.3.2.2 負荷切断スイッチ制御 (HGATE、OUT)
      3. 8.3.3 短絡保護 (CS+、CS-、ISCP)
      4. 8.3.4 過電圧保護およびバッテリ電圧センシング (SW、OV、UVLO)
      5. 8.3.5 低 IQ SLEEP モード (SLEEP、SLEEP_OV)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 12V (代表値) バッテリ逆接続保護アプリケーション
      1. 9.2.1 12V バッテリ保護の設計要件
      2. 9.2.2 車載バッテリ逆接続保護
        1. 9.2.2.1 入力過渡保護：ISO 7637-2 パルス 1
        2. 9.2.2.2 AC 重畳入力の整流：ISO 16750-2 および LV124 E-06
        3. 9.2.2.3 入力マイクロ短路保護：LV124 E-10
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 設計上の考慮事項
        2. 9.2.3.2 チャージ・ポンプ容量 VCAP
        3. 9.2.3.3 入力、電源、および出力容量
        4. 9.2.3.4 ホールドアップ容量
        5. 9.2.3.5 過電圧保護とバッテリ監視
        6. 9.2.3.6 短絡電流スレッショルドの選択
          1. 9.2.3.6.1 短絡保護用のスケーリング抵抗 RSET と RISCP の選択
      4. 9.2.4 MOSFET の選択：ブロッキング MOSFET Q1
      5. 9.2.5 MOSFET の選択：ホットスワップ MOSFET Q2
      6. 9.2.6 TVS の選択
      7. 9.2.7 アプリケーション曲線
    3. 9.3 設計のベスト・プラクティス
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
      2. 9.4.2 12V バッテリ・システム用の TVS の選択
      3. 9.4.3 24V バッテリ・システム用の TVS の選択
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.2.3.5 過電圧保護とバッテリ監視

SW ピンとグランドの間に接続された抵抗 R1、R2、R3、R4 を使用して、低電圧と過電圧スレッショルドをプログラミングします。低電圧スレッショルド (VUVLO から 5.5V) と過電圧スレッショルド (VOV から 37.0V) を設定するために必要な抵抗値は、式 6 および式 6 を解くことで計算できます。

式 6. GUID-20230630-SS0I-7RH0-CTVH-ZPFWSMWNR5SK-low.svg
式 7. GUID-20230630-SS0I-DKPL-WPZ4-CCZCQZF5T2CQ-low.svg

抵抗 R1、R2、R3 を経由してバッテリから引き出される入力電流を最小限に抑えるため、より大きな抵抗値の使用を推奨します。値の大きい抵抗を使用すると、計算に誤差が追加されます。これは、値の大きい抵抗を流れる電流が、OV ピンへのリーク電流と同等になるためです。OV ピンへの最大リーク電流は 1μA であり、(R1 + R2 + R3) < 120kΩ を選択すると、抵抗を流れる電流が OV ピンを流れるリークの 100 倍になることが保証されます。

デバイスの電気的特性に基づき、VUVLOF は 0.55V です。R1 = 100kΩ を選択します。式 14 を解くと、R2 = 11.5kΩ が得られます。R3 に 100kΩ、VOVR = 0.6V を選択して式 15 を解くと、計算された抵抗値に最も近い標準 1% の抵抗値として R4 = 1.65kΩ が得られます。

オプションのコンデンサ CUV を UVLO 抵抗ラダーの R2 と並列に配置することで、バッテリ・ラインの高速低電圧過渡をフィルタして UVLO トリガの誤検出を防止できます。

このアプリケーション例では、過電圧および低電圧スレッショルドをプログラムするため、別の抵抗ラダーを選択しています。ただし、セクション 8.3.4 に示すように、SW ピンとグランドの間に一般的な抵抗ラダーを使用することもできます。