JAJSME9A July   2023  – September 2023 LM74912-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 チャージ・ポンプ
      2. 8.3.2 デュアル・ゲート制御 (DGATE、HGATE)
        1. 8.3.2.1 バッテリ逆接続保護 (A、C、DGATE)
        2. 8.3.2.2 負荷切断スイッチ制御 (HGATE、OUT)
      3. 8.3.3 短絡保護 (CS+、CS-、ISCP)
      4. 8.3.4 過電圧保護およびバッテリ電圧センシング (SW、OV、UVLO)
      5. 8.3.5 低 IQ SLEEP モード (SLEEP、SLEEP_OV)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 12V (代表値) バッテリ逆接続保護アプリケーション
      1. 9.2.1 12V バッテリ保護の設計要件
      2. 9.2.2 車載バッテリ逆接続保護
        1. 9.2.2.1 入力過渡保護：ISO 7637-2 パルス 1
        2. 9.2.2.2 AC 重畳入力の整流：ISO 16750-2 および LV124 E-06
        3. 9.2.2.3 入力マイクロ短路保護：LV124 E-10
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 設計上の考慮事項
        2. 9.2.3.2 チャージ・ポンプ容量 VCAP
        3. 9.2.3.3 入力、電源、および出力容量
        4. 9.2.3.4 ホールドアップ容量
        5. 9.2.3.5 過電圧保護とバッテリ監視
        6. 9.2.3.6 短絡電流スレッショルドの選択
          1. 9.2.3.6.1 短絡保護用のスケーリング抵抗 RSET と RISCP の選択
      4. 9.2.4 MOSFET の選択：ブロッキング MOSFET Q1
      5. 9.2.5 MOSFET の選択：ホットスワップ MOSFET Q2
      6. 9.2.6 TVS の選択
      7. 9.2.7 アプリケーション曲線
    3. 9.3 設計のベスト・プラクティス
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
      2. 9.4.2 12V バッテリ・システム用の TVS の選択
      3. 9.4.3 24V バッテリ・システム用の TVS の選択
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.4.1 過渡保護

電流フローの中断の原因となる過電流、過電圧、低電圧カットオフ、逆電流ブロックなどの条件中に外部 MOSFET がオフになると、入力ライン・インダクタンスによって入力に正の電圧スパイクが発生し、出力インダクタンスによって出力に負の電圧スパイクが発生します。電圧スパイク (過渡現象) のピーク振幅は、デバイスの入力または出力に存在する直列インダクタンスの値に依存します。この問題に何等かの策を講じない場合は、上記の過渡現象によって、デバイスのセクション 6.1 を超える可能性があります。

過渡現象に対処する一般的な方法は、以下のとおりです。

  • デバイスの入出力において、リード長を短くしインダクタンスを最小限に抑える。
  • PCB には、大きい GND プレーンを使用する。
  • 出力と GND の両端にショットキー・ダイオードを使用して、負のスパイクを吸収する。
  • 低値のセラミック・コンデンサ (C(IN) から約 0.1μF) を使用して、エネルギーを吸収し、過渡現象を減衰させる。

入力容量の近似値は、式 12 を使用して推定できます。

式 12. GUID-EFFF5A85-A7E5-4D6A-A2E6-2ECAEAECB0E5-low.gif

ここで、

  • V(IN) は公称電源電圧
  • I(LOAD) は負荷電流
  • L(IN) はソースから見た実効インダクタンスに等しい値
  • C(IN) は入力に存在する容量

一部のアプリケーションでは、過渡がデバイスのセクション 6.1 を超えないように、追加の過渡電圧サプレッサ (TVS) が必要になる場合があります。 これらの過渡は、車載用 ISO7637 パルスなどの EMC テスト中に発生する可能性があります。

オプションの保護部品 (セラミック・コンデンサ、TVS、ショットキー・ダイオード) を使用した回路実装例を、図 9-14 に示します。

GUID-20230704-SS0I-PPZ6-N1FZ-DMMFKSPDQWQR-low.svg
* 過渡の抑制に必要なオプション部品
図 9-14 オプションの保護部品を使用した LM74912-Q1 の回路実装