JAJSSU3A
January 2024 – July 2024
LMG3100R017
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics
5.6
Typical Characteristics
6
Parameter Measurement Information
6.1
Propagation Delay and Mismatch Measurement
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Control Inputs
7.3.2
Start-up and UVLO
7.3.3
Bootstrap Supply Voltage Clamping
7.3.4
Level Shift
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
VCC Bypass Capacitor
8.2.2.2
Bootstrap Capacitor
8.2.2.3
Slew Rate Control
8.2.2.4
Use With Analog Controllers
8.2.2.5
Power Dissipation
8.2.3
Application Curves
8.3
Power Supply Recommendations
8.4
Layout
8.4.1
Layout Guidelines
8.4.2
Layout Examples
9
Device and Documentation Support
9.1
Documentation Support
9.1.1
Related Documentation
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
Trademarks
9.5
静電気放電に関する注意事項
9.6
用語集
10
Revision History
11
Mechanical, Packaging, and Orderable Information
11.1
Package Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
VBE|15
サーマルパッド・メカニカル・データ
発注情報
jajssu3a_oa
jajssu3a_pm
1
特長
1.7mΩ の GaN FET とドライバを内蔵
電圧定格:連続 100V、パルス 120V
ハイサイドのレベル シフトとブートストラップを内蔵
2 つの LMG3100 でハーフ ブリッジを形成
外付けのレベル シフタが不要
5V の外部バイアス電源
3.3V および 5V の入力ロジック レベルをサポート
低リンギングで、高スルーレートのスイッチング
ゲート ドライバは最高 10MHz のスイッチングが可能
内部的なブートストラップ電源電圧クランピングにより、GaN FET オーバードライブを防止
電源レールの低電圧誤動作防止保護
低消費電力
簡単に PCB をレイアウトするよう最適化されたパッケージ
上面冷却用の露出上面 QFN パッケージ
底面に底面冷却用の大型露出パッド