動作最適ダイオードモード（OP-IDM）はLMG3425R050に実装されていますが、LMG3422R050には実装されていません。OP-IDM機能は、自律的な同期整流器などのダイオードとしてLMG3425R050を自律的に操作することができる汎用の最適ダイオードモード機能ではないことを理解してください。さらに、OP-IDM機能は、高電圧のハードスイッチングアプリケーションで、オン状態からオフ状態への最適ダイオードモードの遷移をサポートすることを目的としたものではありません。このような状況にLMG3425R050をさらすことは、負のデッドタイムを持つハーフブリッジのパワー段を動作させることと同等であり、高いシュートスルー電流が発生します。

代わりに、以下に説明するように、LMG3425R050OP-IDM機能は、特定のオフ状態の第3象限の電流フロー状況に対処するために狭く実装され、最適ダイオード・モードによって危険な貫通電流イベントが発生する可能性が最小限に抑えられます。

OP-IDMは、ゼロ電圧スイッチング（ZVS）イベントで発生するGaN FETオフ状態の第3象限損失を最小限に抑えることを目的としています。ZVSイベントは、同期整流器やLLCコンバータなどのアプリケーションで見られます。ZVSイベントは、FETがオンになる前に誘導素子がFETドレイン電圧を放電するとき、FETオフ状態からオン状態への遷移時に発生します。放電は、誘導素子がFETのドレインソース電圧を負に引き、FETがオフ状態の第3象限電流を導通させることで終了します。

電源コントローラは、FETをオンにする前にZVSイベントが完了するまでの時間を設定するために、デッドタイム制御を使用します。ZVS時間とその結果生じるFETオフ状態の第3象限電流の両方は、パワーコンバータの動作の関数となります。誘導性素子が低電流でFETにスルーイングしている場合、ZVS時間が長く、第3象限電流が低くなります。また、誘導素子が大電流でFETでスルーイングされている場合、第3象限電流が大きくなります。高度なコントローラがデッドタイムを最適に調整し、第3象限損失を最小限に抑えます。よりシンプルなコントローラは、固定デッドタイムを使用して、可能な限り最長のZVS時間を扱います。そのため、固定デッドタイム・アプリケーションでは、可能な限り長い時間にわたってオフ状態の第3象限損失が発生します。

OP-IDMは、第3象限の電流が検出されるとすぐにGaN FETを自動的にオンにすることで、固定的なデッドタイム・アプリケーションでの損失を低減します。この意味で、OP-IDMは、最適なデッドタイム制御によるターンオンアシスト機能と呼ぶことができます。一方、OP-IDMは、通常動作時にGaN FETをオフにする目的ではありません。OP-IDMのターンオフ機能は、貫通電流を防ぐ保護メカニズムとしてのみ搭載されています。

OP-IDMは、INピンで制御される通常のLMG3425R050スイッチング動作の範囲内で動作します。OP-IDMの動作における重要な検討事項は、ターンオンアシスト機能がZVSエッジのみで起動するようにすることです。例えば、同期整流器として使用されるLMG3425R050では、GaN FETをオンにするためにINピンが高くなる前と、GaN FETをオフにするためにINピンが低くなる後、両方で第3象限電流が確認されます。OP-IDMが第3象限の電流を検出すると、INピンがHighになる前に、OP-IDMがGaN FETをオンにします。しかし、OP-IDMが第3象限電流を検出しているため、INがGaN FETをオフにした直後にOP-IDMがGaN FETを再びオンにするのは間違いです。OP-IDMがこの状況でGaN FETをオンにすると、反対側のパワースイッチがオンになったときにシュートスルー電流イベントが発生します。OP-IDMは、ZVSイベントを検出する前にドレイン電圧がまず正になることを要求することで、ターンオフエッジにおけるこのシュートスルー電流の問題を回避します。

OP-IDMステート・マシンを図 7-6に示します。各状態には、状態ボックスの右上に状態番号が割り当てられます。

図 7-6 動作中の最適ダイオード・モード（OP-IDM）ステート・マシン

1. OP-IDM状態#5でINピンがLOWになると、新しいOP-IDMサイクルがOP-IDM状態#1で開始されます。OP-IDMは、OP-IDM状態#1でGaN FETをオフにします。OP-IDMはGaN FETドレイン電圧を監視し、ドレイン電圧が正になったことを確認すると、ZVSイベントの検出を開始します。GaN FETドレイン電圧が正であることが検出されると、デバイスはOP-IDM状態#2に移行します。
2. OP-IDMは、GaN FETをOP-IDM状態#2でオフに保ちます。OP-IDMは、GaN FETのドレイン電圧の監視を継続します。しかし、今回は、ZVSイベント後に第3象限電流が流れていることを意味する、負のドレイン電圧を探しています。これは、デバイスの電源投入時または OTSD 終了時の初期状態でもあります。負のGaN FETドレイン電圧が検出されると、デバイスはOP-IDM状態#3に移行します
3. OP-IDMは、OP-IDM状態#3でGaN FETをオンにします。OP-IDMは、この状態のドレイン電流を監視します。最適的には、INがHIGHになるまで、デバイスは単にこの状態にとどまるのが最適です。予期しない貫通電流事象が発生しないように、ドレイン電流が監視されます。第1象限のドレイン電流が検出されると、本デバイスはOP-IDM状態#4に移行します。
4. OP-IDMは、OP-IDM状態#4でGaN FETをオフにロックします。GaN FETは、INピンがHIGHになったときのみオンに戻ります。
5. INピンがHighになると、デバイスは他の状態からOP-IDM状態#5に移行します。GaN FETは、OP-IDM状態#5でコマンドされます。この状態では、OP-IDMはアイドル状態です。INがLowになると、新しいIDMスイッチング・サイクルが開始され、デバイスはOP-IDM状態#1に移行します。

OP-IDMはINサイクルごとに1回のみGaN FETをオンにできます。OP-IDMがGaN FETをオンにしてからINピンがHighになるまでの間に予期しない貫通電流が検出されると、OP-IDMはサイクルの残りの時間GaN FETをオフにロックします。

OP-IDM機能は、INがローレベルになった後、正のドレイン電圧に続いて負のドレイン電圧が検出された場合にGaN FETをオンにします。LMG3425R030を使用した設計では、この一連のイベントがシュートスルー電流イベントを引き起こす可能性がある状況をすべて分析する必要があります。分析には、起動、シャットダウン、無負荷、過負荷、およびフォルトイベントを含む、すべての電源システムのコーナーケースを含める必要があります。不連続モード導通（DCM）動作では、DCMサイクルの終わりのリンギングによってOP-IDMがトリガされてGaN FETがオンになるとき、OP-IDMの貫通電流イベントが簡単に発生する可能性があることに注意してください。