JAJSTK3 March   2024 LMG3425R050

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 スイッチング パラメータ
      1. 6.1.1 ターンオン時間
      2. 6.1.2 ターンオフ時間
      3. 6.1.3 ドレインソース間のターンオン・スルーレート
      4. 6.1.4 ターンオンおよびターンオフのスイッチングエネルギー
    2. 6.2 安全operation領域 (SOA)
      1. 6.2.1 反復的SOA
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GaN FETのoperation定義
      2. 7.3.2  ディレクティブ駆動GaNアーキテクチャ
      3. 7.3.3  ドレインソース間電圧
      4. 7.3.4  内蔵型昇降圧DC/DCコンバータ
      5. 7.3.5  VDD バイアス電源
      6. 7.3.6  補助 LDO
      7. 7.3.7  フォルト保護
        1. 7.3.7.1 過電流保護および短絡保護
        2. 7.3.7.2 過熱時のシャットダウン保護
        3. 7.3.7.3 UVLO 保護
        4. 7.3.7.4 ハイ・インピーダンスのRDRVピン保護
        5. 7.3.7.5 障害通知
      8. 7.3.8  ドライブ-強度調整
      9. 7.3.9  温度検出出力
      10. 7.3.10 最適ダイオード・モード動作
        1. 7.3.10.1 動作最適ダイオード・モード
        2. 7.3.10.2 過熱シャットダウンの理想ダイオードモード
    4. 7.4 スタート-アップ・シーケンス
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スルーレートの選択
        2. 8.2.2.2 信号レベル・シフト
        3. 8.2.2.3 昇降圧コンバータの設計
      3. 8.2.3 アプリケーション曲線
    3. 8.3 推奨事項と禁止事項
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 絶縁型電源の使用
      2. 8.4.2 ブートストラップダイオードの使用
        1. 8.4.2.1 ダイオードの選択
        2. 8.4.2.2 ブートストラップ電圧の管理
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 半田接合に対する信頼
        2. 8.5.1.2 電力ループのインダクタンス
        3. 8.5.1.3 信号-グランド接続
        4. 8.5.1.4 バイパス コンデンサ
        5. 8.5.1.5 スイッチ・ノードの静電容量
        6. 8.5.1.6 シグナル インテグリティ
        7. 8.5.1.7 高電圧間隔
        8. 8.5.1.8 基板に関する推奨事項
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 Export Control Notice
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RQZ|54
サーマルパッド・メカニカル・データ
発注情報

5.6 スイッチング特性

特に記述のない限り：電圧、抵抗、容量、およびインダクタンスはGNDを基準としています。-40℃ ≤ TJ ≤ 125℃、
VDS = 480V、9V ≤ VVDD ≤ 18V、VIN = 0V、RDRVはLDO5Vに接続、LBBSW = 4.7µH
パラメータ テスト条件 最小値 標準値 最大値 単位
時間の切り替え
td(on)(Idrain) ドレイン電流ターンオン遅延時間 VIN > VIN、IT+からID > 1A、VBUS = 400V、LHB電流= 10A、図 6-1および図 6-2を参照してください        28 42 ns
td(on) ターンオン遅延時間 VIN > VIN、IT+からVDS < 320V、VBUS = 400V、LHB電流 = 10A、図 6-1および図 6-2を参照してください        32 52 ns
tr(on) ターンオンの立ち上がり時間 VDS < 320VからVDS < 80V、VBUS = 400V、LHB電流 = 10A、図 6-1および図 6-2を参照してください        2.5 4 ns
td(off) ターンオフ遅延時間 VIN < VIN、IT-からVDS > 80V、VBUS = 400V、LHB電流 = 10A、図 6-1および図 6-2を参照してください        44 65 ns
tf(off) ターンオフ立ち下がり時間(1) VDS > 80VからVDS > 320V、VBUS = 400V、LHB電流 = 10A、図 6-1および図 6-2を参照してください        21 ns
FETターンオンの最小IN Highパルス幅 VIN立ち上がり/立ち下がり時間が1ns未満、VDSが200V未満、VBUS = 400V、LHB電流 = 10A、図 6-1を参照してください   24 ns
起動時間
t(start) ドライバ アナログ スタートアップ時間 VVDD > VVDD、T+(UVLO)から故障High、CLDO5V = 100nF、CVNEG = 2.2µF（0V バイアス）から15V バイアスでは、1.5µFまで直線的に減少 310 470 us
故障時間
toff(OC) 過電流フォルトFETのターンオフ時間、過電流の前のFETオン VIN = 5V、ID > IT（OC） からID < 50Aまで、ID di/dt = 100A/μs 110 145 ns
toff(SC) 短絡電流故障FETのターンオフ時間、短絡の前のFETオン VIN = 5V、ID > IT(SC)からID < 50Aまで、ID di/dt = 700A/μs 65 100 ns
過電流フォルトFETのターンオフ時間、FETが過電流にターンオン ID > IT(OC)からID < 50A 200 250 ns
短絡フォルトFETのターンオフ時間、FETが短絡時にオンになる ID > IT(SC)からID < 50A 100 180 ns
故障ラッチをクリアするためのINリセット時間です VIN < VIN、IT–から故障Highへ 250 380 580 us
t(window)(OC) 過電流フォルトから短絡フォルトのウィンドウ時間 50 ns
理想ダイオード・モードの制御時間 
理想ダイオード・モードFETのターンオン時間 VDS < VT(3rd)からFETターンオンまで、VDSはハーフブリッジ構成インダクタによって5Aで放電されます 50 65 ns
理想ダイオード・モードFETのターンオフ時間 ID > IT(ZC)からFETターンオフまで、ハーフブリッジ構成で作成されたID di/dt = 100A/μs  50 76 ns
過熱シャットダウン理想ダイオードモードINブランキング時間  150 230 360 ns
(1) ターンオフ中、VDSの立ち上がり時間は、COSS、ループインダクタンス、負荷電流の共振に起因します。