JAJSMK7C December   2013  – July 2021 LMK00338

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 Differential Voltage Measurement Terminology
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Crystal Power Dissipation vs. RLIM
      2. 8.3.2 Clock Inputs
      3. 8.3.3 Clock Outputs
        1. 8.3.3.1 Reference Output
    4. 8.4 Device Functional Modes
      1. 8.4.1 VCC and VCCO Power Supplies
  9. 9 Power Supply Recommendations
    1. 9.1 Current Consumption and Power Dissipation Calculations
      1. 9.1.1 Power Dissipation Example: Worst-Case Dissipation
    2. 9.2 Power Supply Bypassing
      1. 9.2.1 Power Supply Ripple Rejection
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
    3. 10.3 Thermal Management
  11. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 Revision History

Changes from Revision B (June 2017) to Revision C (July 2021)

  • データシートのタイトルをLMK00338 8 出力差動クロック・バッファ / レベル・トランスレータ ：LMK00338 8 出力 PCIe Gen1/Gen2/Gen3/Gen4/Gen5 クロック・バッファ / レベル・トランスレータ Go
  • 目的アプリケーションを変更 2 番目および 3 番目の箇条書き項目にアプリケーションを追加し、最初の項目から High-Speed と Serial の各インターフェイスを削除。Go
  • データシートに PCIe Gen5 を追加Go
  • Changed guarantee to ensure throughout.Go
  • Added PCIe 4.0 compliance dataGo
  • Added additive RMS phase jitter for PCIe 4.0 and PCIe 5.0 to the Electrical Characteristics tableGo
  • Removed the LVPECL Phase Noise at 100 MHz graph Go
  • Changed the third paragraph in Driving the Clock Inputs section to include CLKin* and LVCMOS text. Revised to better correspond with information in the Electrical Characteristics tableGo
  • Changed the bypass cap text to signal attenuation text of the fourth paragraph in Driving the Clock Inputs section.Go
  • Changed the Single-Ended LVCMOS Input, DC Coupling with Common Mode Biasing image with revised graphic.Go

Changes from Revision A (October 2014) to Revision B (June 2017)

  • データシート全体を通して、CLKoutA_EN ピンと CLKoutB_EN ピンを CLKoutA_EN および CLKoutB_EN に変更Go

Changes from Revision * (December 2013) to Revision A (October 2014)

  • 次のセクションを追加、更新、または名称変更：「製品情報」表、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションGo
  • Added PCIE Gen4 additive jitter to the Electrical Characteristics table Go
  • Changed 1 MHz to 12 kHz Go
  • Added Figure 10-1 Go