JAJSJG7D March   2020  – June 2022 LMQ61460

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング特性
    7. 7.7 システム特性
    8. 7.8 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  EN/SYNC による有効化と VIN UVLO
      2. 8.3.2  EN/SYNC ピンによる同期
      3. 8.3.3  可変スイッチング周波数
      4. 8.3.4  クロックのロック
      5. 8.3.5  PGOOD 出力動作
      6. 8.3.6  内部 LDO、VCC UVLO、BIAS 入力
      7. 8.3.7  ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
      8. 8.3.8  調整可能な SW ノードのスルーレート
      9. 8.3.9  スペクトラム拡散
      10. 8.3.10 ソフトスタートとドロップアウトからの回復
      11. 8.3.11 出力電圧設定
      12. 8.3.12 過電流および短絡保護
      13. 8.3.13 サーマル・シャットダウン
      14. 8.3.14 入力電源電流
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シャットダウン・モード
      2. 8.4.2 スタンバイ・モード
      3. 8.4.3 アクティブ・モード
        1. 8.4.3.1 CCM モード
        2. 8.4.3.2 自動モード – 軽負荷動作
          1. 8.4.3.2.1 ダイオード・エミュレーション
          2. 8.4.3.2.2 周波数低減
        3. 8.4.3.3 FPWM モード – 軽負荷動作
        4. 8.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 8.4.3.5 ドロップアウト
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  スイッチング周波数の選択
        2. 9.2.2.2  出力電圧の設定
        3. 9.2.2.3  インダクタの選択
        4. 9.2.2.4  出力コンデンサの選択
        5. 9.2.2.5  入力コンデンサの選択
        6. 9.2.2.6  ブート・コンデンサ
        7. 9.2.2.7  ブート抵抗
        8. 9.2.2.8  VCC
        9. 9.2.2.9  BIAS
        10. 9.2.2.10 CFF と RFF の選択
        11. 9.2.2.11 外部 UVLO
      3. 9.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 グランドと熱に関する考慮事項
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.3.4 クロックのロック

有効な同期信号が検出されると、クロック・ロック手順が開始されます。LMQ61460 デバイスは、EN/SYNC ピンを通してこの信号を受信します。約 2048 パルスの後、クロック周波数は、出力を変動させることなく、同期信号の周波数へのスムーズな遷移を完了します。周波数は、突然に調整されるとはいえ、そのクロック・サイクルは、デフォルトの周波数で動作する際のクロック・サイクルと同期周波数で動作する際のクロック・サイクルとの間の長さになるように、位相が維持されることに注意します。そのため、長すぎるパルスまたは短すぎるパルスは除去されます。周波数が調整された後、立ち上がり同期エッジが立ち上がり SW ノード・パルスに対応するように、数 10 サイクルかけて位相が調整されます。#T5879147-49 を参照してください。

GUID-B0030A83-7F02-4BEC-902B-78341A3E7B73-low.gif図 8-5 同期プロセス