JAJSHK7B September   2011  – June 2019 LMR12010

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      代表的なアプリケーション
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Descriptions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 Recommended Operating Ratings
    3. 6.3 Electrical Characteristics
    4. 6.4 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Boost Function
      2. 7.3.2 Enable Pin / Shutdown Mode
      3. 7.3.3 Soft Start
      4. 7.3.4 Output Overvoltage Protection
      5. 7.3.5 Undervoltage Lockout
      6. 7.3.6 Current Limit
      7. 7.3.7 Thermal Shutdown
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1.      Typical Application
      2. 8.2.1 Detailed Design Procedure
        1. 8.2.1.1 Custom Design With WEBENCH® Tools
        2. 8.2.1.2 Inductor Selection
        3. 8.2.1.3 Input Capacitor
        4. 8.2.1.4 Output Capacitor
        5. 8.2.1.5 Catch Diode
        6. 8.2.1.6 Boost Diode
        7. 8.2.1.7 Boost Capacitor
        8. 8.2.1.8 Output Voltage
        9. 8.2.1.9 Calculating Efficiency, and Junction Temperature
      3. 8.2.2 Application Curves
  9. 9 Layout
    1. 9.1 Layout Considerations
    2. 9.2 Calculating The LMR12010 Junction Temperature
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス・サポート
      1. 10.1.1 デベロッパー・ネットワークの製品に関する免責事項
      2. 10.1.2 開発サポート
        1. 10.1.2.1 WEBENCH®ツールによるカスタム設計
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 Glossary
  11. 11メカニカル、パッケージ、および注文情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DDC|6
サーマルパッド・メカニカル・データ

5 Pin Configuration and Functions

DDC Package
6-Pin SOT-23-THIN
Top View
LMR12010 30166505.gif
Pin 1 Identification
LMR12010 30166560.gif

Pin Descriptions

PIN DESCRIPTION
NO. NAME
1 BOOST Boost voltage that drives the internal NMOS control switch. A bootstrap capacitor is connected between the BOOST and SW pins.
2 GND Signal and Power ground pin. Place the bottom resistor of the feedback network as close as possible to this pin for accurate regulation.
3 FB Feedback pin. Connect FB to the external resistor divider to set output voltage.
4 EN Enable control input. Logic high enables operation. Do not allow this pin to float or be greater than VIN + 0.3V.
5 VIN Input supply voltage. Connect a bypass capacitor to this pin.
6 SW Output switch. Connects to the inductor, catch diode, and bootstrap capacitor.