JAJSGE7A
October 2018 – May 2019
LMZM33604
PRODUCTION DATA.
1
特長
2
アプリケーション
概略回路図
3
概要
最小のソリューション・サイズ
標準的な効率(自動モード)
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Typical Characteristics (VIN = 12 V)
6.8
Typical Characteristics (VIN = 24 V)
6.9
Typical Characteristics (VIN = 36 V)
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Adjusting the Output Voltage
7.3.2
Input Capacitor Selection
7.3.3
Output Capacitor Selection
7.3.4
Transient Response
7.3.5
Feed-Forward Capacitor
7.3.6
Switching Frequency (RT)
7.3.7
Synchronization (SYNC/MODE)
7.3.8
Output Enable (EN)
7.3.9
Programmable System UVLO (EN)
7.3.10
Internal LDO and BIAS_SEL
7.3.11
Power Good (PGOOD) and Power Good Pullup (PGOOD_PU)
7.3.12
Mode Select (Auto or FPWM)
7.3.13
Soft Start and Voltage Tracking
7.3.14
Voltage Dropout
7.3.15
Overcurrent Protection (OCP)
7.3.16
Thermal Shutdown
7.4
Device Functional Modes
7.4.1
Active Mode
7.4.2
Auto Mode
7.4.3
FPWM Mode
7.4.4
Shutdown Mode
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Output Voltage Setpoint
8.2.2.2
Setting the Switching Frequency
8.2.2.3
Input Capacitors
8.2.2.4
Output Capacitor Selection
8.2.2.5
Feed-Forward Capacitor (CFF)
8.2.2.6
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Examples
10.3
Theta JA vs PCB Area
10.4
Package Specifications
10.5
EMI
10.5.1
EMI Plots
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
12.1
Tape and Reel Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RLX|41
サーマルパッド・メカニカル・データ
発注情報
jajsge7a_oa
7.2
Functional Block Diagram