JAJSAB5F December   2006  – November 2016 LP38853

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      概略回路図
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Undervoltage Lockout (UVLO)
      2. 7.3.2 Supply Sequencing
      3. 7.3.3 Reverse Voltage
      4. 7.3.4 Soft-Start
      5. 7.3.5 Setting The Output Voltage
      6. 7.3.6 Enable (EN) Operation
    4. 7.4 Device Functional Modes
      1. 7.4.1 Input Voltage
      2. 7.4.2 Bias Voltage
      3. 7.4.3 Enable Operation
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 External Capacitors
          1. 8.2.2.1.1 Input Capacitor
          2. 8.2.2.1.2 Output Capacitor
          3. 8.2.2.1.3 Bias Capacitor
          4. 8.2.2.1.4 Set The Output Voltage
          5. 8.2.2.1.5 Feed Forward Capacitor, CFF
        2. 8.2.2.2 Power Dissipation and Heat Sinking
      3. 8.2.3 Application Curves
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Examples
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 コミュニティ・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

LP38853は大電流、高速応答のレギュレータで、非常に低い入力から出力への電圧降下で出力電圧のレギュレーションを維持できます。このデバイスはCMOSプロセスで製造され、2つの入力電圧で動作します。VBIASはNMOSパワー・トランジスタのゲートを駆動する電圧を供給し、VINは負荷へ電力を供給する入力電圧です。デバイスは外部バイアス・レールを使用して、非常に低いVIN電圧で動作できます。バイポーラ・レギュレータとは異なり、CMOSアーキテクチャは出力負荷電流がどのような状況であっても、非常に低い静止電流しか消費しません。NMOSパワー・トランジスタを使用することで、広い帯域幅を実現しながら、最小限の外付け容量でループの安定性を維持できます。

このデバイスは過渡応答が高速なため、DSPやマイクロコントローラのコア電圧供給、およびスイッチ・モード電源のポスト・レギュレータに適しています。

  • ドロップアウト電圧: 3A負荷電流で240mV (標準値)
  • 低いグランド・ピン電流: 3A負荷電流で10mA (標準値)
  • ソフトスタート: ソフトスタート時間をプログラム可能

製品情報(1)

型番パッケージ本体サイズ(公称)
LP38853 DDPAK/TO-263 (7) 10.10mm×8.89mm
TO-220 (7) 14.986×10.16mm
SO PowerPAD™(8) 4.89mm×3.90mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。