JAJSTR9D May 1980 – March 2024 MC3487
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
MC3487 には、ANSI TIA/EIA-422-B および ITU 勧告 V.11 の仕様を満たすように設計された、4 つの独立した差動ライン ドライバが搭載されています。各ドライバには TTL 互換の入力がバッファされており、電流の低減と負荷の最小化を実現します。
ドライバ出力は 3 ステート回路を利用して、適切な出力イネーブルが Low ロジック レベルのとき、差動出力の任意のペアで高インピーダンス状態を実現します。出力イネーブルが Low の場合、電源オンおよび電源オフ遷移時間中、内部回路は差動出力で高インピーダンス状態になります。
MC3487 は、MC3486 クワッド ライン レシーバと組み合わせたときに最適な性能を発揮するよう設計されています。このデバイスは 16 ピンのデュアル インライン パッケージで供給され、5V 単一電源で動作します。
部品番号 | パッケージ (1) | パッケージ サイズ(2) |
---|---|---|
MC3486 | D (SOIC、16) | 19.3mm × 9.4mm |
N (PDIP、16) | 19.3mm × 9.4mm | |
NS (SOP、16) | 10.2mm × 7.8mm |