JAJSO67 january   2023 MCT8329A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (通信機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (1 パッケージ)
    5. 6.5 電気的特性
    6. 6.6 スタンダード・モードとファースト・モードの SDA および SCL バスの特性
    7. 6.7 代表的な特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  3 相 BLDC ゲート・ドライバ
      2. 7.3.2  ゲート駆動アーキテクチャ
        1. 7.3.2.1 デッドタイムによるクロス導通の防止
      3. 7.3.3  AVDD リニア電圧レギュレータ
      4. 7.3.4  DVDD 電圧レギュレータ
        1. 7.3.4.1 AVDD から VREG への電力供給
        2. 7.3.4.2 VREG 用の外部電源
        3. 7.3.4.3 VREG 電源用外部 MOSFET
      5. 7.3.5  ローサイド電流検出アンプ
      6. 7.3.6  デバイス・インターフェイス・モード
        1. 7.3.6.1 インターフェイス - 制御と監視
        2. 7.3.6.2 I2C インターフェイス
      7. 7.3.7  モーター制御入力オプション
        1. 7.3.7.1 アナログ・モードのモーター制御
        2. 7.3.7.2 PWM モード・モーター制御
        3. 7.3.7.3 周波数モード・モーター制御
        4. 7.3.7.4 I2C 方式のモーター制御
        5. 7.3.7.5 入力制御信号プロファイル
          1. 7.3.7.5.1 リニア制御プロファイル
          2. 7.3.7.5.2 階段制御プロファイル
          3. 7.3.7.5.3 双方向プロファイル
        6. 7.3.7.6 プロファイラを使わない制御入力の伝達関数
      8. 7.3.8  異なる初期条件でのモーターの起動
        1. 7.3.8.1 ケース 1 – モーターが停止
        2. 7.3.8.2 ケース 2 – モーターが正方向に回転
        3. 7.3.8.3 ケース 3 – モーターが逆方向に回転
      9. 7.3.9  モーターの起動シーケンス (MSS)
        1. 7.3.9.1 初期速度検出 (ISD)
        2. 7.3.9.2 モーターの再同期化
        3. 7.3.9.3 リバース・ドライブ
        4. 7.3.9.4 モーター起動
          1. 7.3.9.4.1 アライン
          2. 7.3.9.4.2 ダブル・アライン
          3. 7.3.9.4.3 初期位置検出 (IPD)
            1. 7.3.9.4.3.1 IPD の動作
            2. 7.3.9.4.3.2 IPD 解放
            3. 7.3.9.4.3.3 IPD アドバンス角度
          4. 7.3.9.4.4 スロー・ファースト・サイクル起動
          5. 7.3.9.4.5 開ループ
          6. 7.3.9.4.6 開ループから閉ループへの遷移
      10. 7.3.10 閉ループ制御
        1. 7.3.10.1 120o 整流
          1. 7.3.10.1.1 ハイサイド変調
          2. 7.3.10.1.2 ローサイド変調
          3. 7.3.10.1.3 混合変調
        2. 7.3.10.2 可変整流
        3. 7.3.10.3 進角制御
        4. 7.3.10.4 閉ループ加速
      11. 7.3.11 速度ループ
      12. 7.3.12 電力ループ
      13. 7.3.13 電圧サージ防止 (AVS)
      14. 7.3.14 出力 PWM スイッチング周波数
      15. 7.3.15 短いスタートアップ時間 (50ms 未満)
        1. 7.3.15.1 BEMF スレッショルド
        2. 7.3.15.2 動的消磁
      16. 7.3.16 迅速な減速
      17. 7.3.17 ダイナミック電圧スケーリング
      18. 7.3.18 モーター停止オプション
        1. 7.3.18.1 コースト (ハイ・インピーダンス) モード
        2. 7.3.18.2 還流モード
        3. 7.3.18.3 ローサイド・ブレーキ
        4. 7.3.18.4 ハイサイド・ブレーキ
        5. 7.3.18.5 アクティブ・スピン・ダウン
      19. 7.3.19 FG 構成
        1. 7.3.19.1 FG 出力周波数
        2. 7.3.19.2 開ループ中の FG
        3. 7.3.19.3 モーター停止時の FG
        4. 7.3.19.4 フォルト中の FG の動作
      20. 7.3.20 保護機能
        1. 7.3.20.1  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        2. 7.3.20.2  AVDD パワーオン・リセット (AVDD_POR)
        3. 7.3.20.3  GVDD 低電圧誤動作防止 (GVDD_UV)
        4. 7.3.20.4  BST 低電圧誤動作防止 (BST_UV)
        5. 7.3.20.5  MOSFET VDS 過電流保護 (VDS_OCP)
        6. 7.3.20.6  VSENSE 過電流保護 (SEN_OCP)
        7. 7.3.20.7  サーマル・シャットダウン (OTSD)
        8. 7.3.20.8  サイクル単位の (CBC) 電流制限 (CBC_ILIMIT)
          1. 7.3.20.8.1 CBC_ILIMIT 自動復帰、次の PWM サイクル (CBC_ILIMIT_MODE = 000xb)
          2. 7.3.20.8.2 CBC_ILIMIT 自動復帰、スレッショルド方式 (CBC_ILIMIT_MODE = 001xb)
          3. 7.3.20.8.3 CBC_ILIMIT 自動復帰、'n' PWM サイクル後 (CBC_ILIMIT_MODE = 010xb)
          4. 7.3.20.8.4 CBC_ILIMIT 通知のみ (CBC_ILIMIT_MODE = 0110b)
          5. 7.3.20.8.5 CBC_ILIMIT 無効 (CBC_ILIMIT_MODE = 0111b または 1xxxb)
        9. 7.3.20.9  ロック検出電流制限 (LOCK_ILIMIT)
          1. 7.3.20.9.1 LOCK_ILIMIT ラッチ付きシャットダウン (LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.20.9.2 LOCK_ILIMIT 自動復帰 (LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.20.9.3 LOCK_ILIMIT 通知のみ (LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.20.9.4 LOCK_ILIMIT 無効 (LOCK_ILIMIT_MODE = 1xx1b)
        10. 7.3.20.10 モーター・ロック (MTR_LCK)
          1. 7.3.20.10.1 MTR_LCK ラッチ付きシャットダウン (MTR_LCK_MODE = 00xxb)
          2. 7.3.20.10.2 MTR_LCK 自動復帰 (MTR_LCK_MODE= 01xxb)
          3. 7.3.20.10.3 MTR_LCK 通知のみ (MTR_LCK_MODE = 1000b)
          4. 7.3.20.10.4 MTR_LCK 無効 (MTR_LCK_MODE = 1xx1b)
        11. 7.3.20.11 モーター・ロック検出
          1. 7.3.20.11.1 ロック 1：異常速度 (ABN_SPEED)
          2. 7.3.20.11.2 ロック 2：同期の喪失 (LOSS_OF_SYNC)
          3. 7.3.20.11.3 ロック 3：モーターなしフォルト (NO_MTR)
        12. 7.3.20.12 IPD フォルト
    4. 7.4 デバイスの機能モード
      1. 7.4.1 機能モード
        1. 7.4.1.1 スリープ・モード
        2. 7.4.1.2 スタンバイ・モード
        3. 7.4.1.3 フォルト・リセット (CLR_FLT)
    5. 7.5 外部インターフェイス
      1. 7.5.1 DRVOFF - ゲート・ドライバ・シャットダウン機能
      2. 7.5.2 DAC 出力
      3. 7.5.3 電流検出アンプ出力
      4. 7.5.4 発振器ソース
        1. 7.5.4.1 外部クロック・ソース
    6. 7.6 EEPROM アクセスと I2C インターフェイス
      1. 7.6.1 EEPROM アクセス
        1. 7.6.1.1 EEPROM 書き込み
        2. 7.6.1.2 EEPROM 読み出し
      2. 7.6.2 I2C シリアル・インターフェイス
        1. 7.6.2.1 I2C データ・ワード
        2. 7.6.2.2 I2C 書き込み動作
        3. 7.6.2.3 I2C 読み出し動作
        4. 7.6.2.4 I2C 通信プロトコル・パケットの例
        5. 7.6.2.5 内部バッファ
        6. 7.6.2.6 CRC バイト計算
    7. 7.7 EEPROM (不揮発性) レジスタ・マップ
      1. 7.7.1 Algorithm_Configuration レジスタ
      2. 7.7.2 Fault_Configuration レジスタ
      3. 7.7.3 Hardware_Configuration レジスタ
      4. 7.7.4 Gate_Driver_Configuration レジスタ
    8. 7.8 RAM (揮発性) レジスタ・マップ
      1. 7.8.1 Fault_Status レジスタ
      2. 7.8.2 System_Status レジスタ
      3. 7.8.3 Algo_Control レジスタ
      4. 7.8.4 Device_Control レジスタ
      5. 7.8.5 Algorithm_Variables レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 詳細な設計手順
      2. 8.2.2 ブートストラップ・コンデンサと GVDD コンデンサの選択
      3. 8.2.3 VREG 電源用外部 MOSFET の選択
      4. 8.2.4 ゲート駆動電流
      5. 8.2.5 ゲート抵抗の選択
      6. 8.2.6 大電力設計におけるシステムの考慮事項
      7. 8.2.7 コンデンサの電圧定格
      8. 8.2.8 外部出力段部品
      9. 8.2.9 アプリケーション曲線
        1. 8.2.9.1 モーター起動
        2. 8.2.9.2 120o 整流と可変整流
        3. 8.2.9.3 高速起動時間
        4. 8.2.9.4 BEMF スレッショルドの設定
        5. 8.2.9.5 最大速度
        6. 8.2.9.6 より迅速な減速
  10. 9 電源に関する推奨事項
    1. 9.1 バルク容量
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 熱に関する注意事項
      1. 10.3.1 消費電力
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

GUID-20221222-SS0I-6T4F-F5SD-VWW9D4JTVWVT-low.svg図 5-1 MCT8329A1I 36 ピン VQFN (露出サーマル・パッド付き) 上面図
表 5-1 ピン機能
ピン 36 ピン・パッケージ タイプ (1) 説明
名称 MCT8329A1I
AGND 25 GND デバイスのアナログ・グランド。
AVDD 26 PWR 3.3V レギュレータ出力。X5R または X7R、0.1µF、6.3V セラミック・コンデンサを AVDD ピンと AGND ピンの間に接続します。このレギュレータは、最大 50mA の電流を外部に供給できます (AVDD が VREG に短絡されている場合)。コンデンサの電圧定格を、ピンの通常動作電圧の 2 倍以上とすることを推奨します。
BRAKE 34 I High → モーターにブレーキをかける。
Low → 通常動作

使用しない場合、10kΩ の抵抗を介して GND に接続します。
BSTA 9 O ブートストラップ出力ピン。X5R または X7R、1µF、25V セラミック・コンデンサを BSTA ピンと SHA ピンの間に接続します。
BSTB 13 O ブートストラップ出力ピン。X5R または X7R、1µF、25V セラミック・コンデンサを BSTB ピンと SHB ピンの間に接続します。
BSTC 17 O ブートストラップ出力ピン。X5R または X7R、1µF、25V セラミック・コンデンサを BSTC ピンと SHC ピンの間に接続します。
CPH 7 PWR チャージ・ポンプのスイッチング・ノード。X5R または X7R、PVDD 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。コンデンサの電圧定格を、ピンの通常動作電圧の 2 倍以上とすることを推奨します。
CPL 6 PWR
DACOUT/SOx/SPEED_ANA 33 I/O 多目的ピン。DAC 出力、電流検出アンプ出力、アナログ・リファレンス (速度、電力、電圧) 入力のいずれかとして構成できます。
DGND 1 GND デバイス・デジタル・グランド
DIR 31 I モーターの回転方向。
Low の場合、位相駆動シーケンスは OUT A → OUT B → OUT C
High の場合、位相駆動シーケンスは OUT A → OUT C → OUT B

使用しない場合、10kΩ の抵抗を介して GND に接続します。
DRVOFF 24 I 独立したドライバ・シャットダウン・パス。DRVOFF を High にプルすると、ゲート・ドライバをプルダウン状態にすることで、すべての外部 MOSFET がターンオフされます。この信号は、デジタルおよび制御コアをバイパスおよびオーバーライドします。
DVDD 36 PWR 1.5V 内部レギュレータ出力。X5R または X7R、1µF、6.3V セラミック・コンデンサを DVDD ピンと DGND ピンの間に接続します。
EXT_CLK 32 I 外部クロック基準モードの外部クロック基準入力。
FG 28 O モーター速度インジケータ出力。オープン・ドレイン出力には、1.8V～5V への外部プルアップ抵抗が必要です。そのピン機能を使わない場合でも、外部プルアップ抵抗を接続する必要があります。
GCTRL 3 O VREG ピンを介してデジタル・サブシステムに電流を供給するためのレギュレータとして使用される外部 MOSFET のゲート制御。この機能は、デバイス内部の消費電力を低減するのに役立ちます。
GHA 11 O ハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GHB 15 O ハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GHC 19 O ハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GLA 12 O ローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
GLB 16 O ローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
GLC 20 O ローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
GND 4 GND デバイスの電源グランド
GVDD 8 PWR ゲート・ドライバの電源出力。X5R または X7R、10µF 以上の 30V 定格セラミック・ローカル・コンデンサを GVDD ピンと GND ピンの間に接続します。CBSTx の 10 倍を上回る容量値と、ピンの通常動作電圧の 2 倍以上の電圧定格を推奨します。
LSS 21 PWR ローサイド・ソース・ピン。外部ローサイド MOSFET のすべてのソースをここに接続します。このピンはローサイド・ゲート・ドライバのシンク・パスであり、ローサイド MOSFET の VDS 電圧と VSEN_OCP 電圧を監視するための入力として機能します。
nFAULT 35 O フォルト・インジケータ。このピンは、フォルト条件によってロジック Low にプルされます。オープン・ドレイン出力には、1.8V～5V への外部プルアップ抵抗が必要です。そのピン機能を使わない場合でも、外部プルアップ抵抗を接続する必要があります。
PVDD 5 PWR ゲート・ドライバの電源入力。ブリッジ電源に接続します。X5R または X7R、0.1µF、PVDD の 2 倍を超える定格のセラミック・コンデンサと 10µF を超えるローカル・コンデンサを PVDD ピンと GND ピンの間に接続します。コンデンサの電圧定格を、ピンの通常動作電圧の 2 倍以上とすることを推奨します。
SCL 30 I I2C クロック入力
SDA 29 I/O I2C データ・ライン
SHA 10 I/O ハイサイド・ソース・ピン。ハイサイド・パワー MOSFET のソースに接続します。このピンは VDS 監視用入力であり、ハイサイド・ゲート・ドライバのシンクのための出力です。
SHB 14 I/O ハイサイド・ソース・ピン。ハイサイド・パワー MOSFET のソースに接続します。このピンは VDS 監視用入力であり、ハイサイド・ゲート・ドライバのシンクのための出力です。
SHC 18 I/O ハイサイド・ソース・ピン。ハイサイド・パワー MOSFET のソースに接続します。このピンは VDS 監視用入力であり、ハイサイド・ゲート・ドライバのシンクのための出力です。
SN 23 I 電流検出アンプ入力。電流シャント抵抗の低電位側に接続します。
SP 22 I ローサイド電流シャント・アンプ入力。ローサイド・パワー MOSFET のソースと電流シャント抵抗の高電位側に接続します。
SPEED/WAKE 27 I マルチファンクション入力。
デバイス・スリープ / ウェーク入力。
デバイス速度入力。アナログ、PWM、周波数方式のリファレンス (速度、電力、電圧) 入力をサポートしています。
VREG 2 PWR 内部 DVDD LDO の電圧レギュレータ入力電源。AVDD または外部 3～5.5V に接続します。X5R または X7R、0.1µF、6.3V セラミック・コンデンサを VREG ピンと DGND ピンの間に接続します。
放熱パッド - PWR GND に接続する必要があります。
(1) I = 入力、O = 出力、GND = グランド・ピン、PWR = 電源、NC = 未接続