JAJSD65C february 2017 – february 2023 PGA460-Q1
PRODUCTION DATA
PGA460-Q1 は、EEPROM に保存されたデータおよびスレッショルド設定の整合性を検証するための自己完結型アルゴリズムである巡回冗長検査 (CRC) を実装しています。EEPROM プログラム (書き込み) もしくは EEPROM リロード動作が実行された場合、またはスレッショルド・レジスタに書き込まれた場合、CRC コントローラは正しい CRC 値を計算し、対応するレジスタに書き込みます。EEPROM メモリの場合、この値は EE_CRC レジスタに書き込まれます。スレッショルド設定の場合、この値は THR_CRC レジスタに書き込まれます。
EEPROM のリロード・コマンドが発行されると、起動時に CRC が実行されます。すべてのメモリ・ブロックの CRC アルゴリズムは同じで、式 6 に示すものです。初期シード値は 0xFF であり、MSB 順序を使用します。この計算は、MSB から LSB まで、バイト単位で実行されます。データは次の順序で連結されます。
CRC チェックの結果は、DEV_STAT0 レジスタに保存され、UART インターフェイス経由で直接読み出すことができます。また、時間コマンド・インターフェイスでは、これらをステータス・ビット 3 とステータス・ビット 1 で通知します。ハードウェア・インターフェイスの詳細については、「時間コマンド・インターフェイス」セクションを参照してください。デフォルト値については、レジスタ・マップ セクションを参照してください。