JAJSD65C february   2017  – february 2023 PGA460-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  内部電源レギュレータの特性
    6. 6.6  トランスデューサ・ドライバ特性
    7. 6.7  トランスデューサ・レシーバ特性
    8. 6.8  A/D コンバータの特性
    9. 6.9  デジタル信号処理特性
    10. 6.10 温度センサの特性
    11. 6.11 高電圧 I/O 特性
    12. 6.12 デジタル I/O 特性
    13. 6.13 EEPROM の特性
    14. 6.14 タイミング要件
    15. 6.15 スイッチング特性
    16. 6.16 代表的な特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電源ブロック
      2. 7.3.2  バースト生成
        1. 7.3.2.1 センタータップ・トランスの使用
        2. 7.3.2.2 直接駆動
        3. 7.3.2.3 その他の構成
      3. 7.3.3  アナログ・フロントエンド
      4. 7.3.4  デジタル・シグナル・プロセッサ
        1. 7.3.4.1 超音波エコー - バンドパス・フィルタ
        2. 7.3.4.2 超音波エコー – 整流器、ピーク・ホールド、ローパス・フィルタ、データ選択
        3. 7.3.4.3 超音波エコー - 非線形スケーリング
        4. 7.3.4.4 超音波エコー — スレッショルド・データの割り当て
        5. 7.3.4.5 デジタル・ゲイン
      5. 7.3.5  システム診断
        1. 7.3.5.1 デバイス内部診断
      6. 7.3.6  インターフェイスの説明
        1. 7.3.6.1 時間コマンド・インターフェイス
          1. 7.3.6.1.1 実行コマンド
          2. 7.3.6.1.2 構成 / ステータス・コマンド
        2. 7.3.6.2 USART インターフェイス
          1. 7.3.6.2.1 USART 非同期モード
            1. 7.3.6.2.1.1 同期フィールド
            2. 7.3.6.2.1.2 コマンド・フィールド
            3. 7.3.6.2.1.3 データ・フィールド
            4. 7.3.6.2.1.4 チェックサム・フィールド
            5. 7.3.6.2.1.5 PGA460-Q1 UART コマンド
            6. 7.3.6.2.1.6 UARTの動作
              1. 7.3.6.2.1.6.1 無応答動作
              2. 7.3.6.2.1.6.2 応答動作 (レジスタ読み取りを除くすべて)
              3. 7.3.6.2.1.6.3 応答動作 (レジスタ読み取り)
            7. 7.3.6.2.1.7 診断フィールド
            8. 7.3.6.2.1.8 USART 同期モード
          2. 7.3.6.2.2 1 線式 UART インターフェイス
          3. 7.3.6.2.3 UART動作による超音波物体検出
        3. 7.3.6.3 イン・システム IO ピン・インターフェイスの選択
      7. 7.3.7  エコー・データ・ダンプ
        1. 7.3.7.1 オンボード・メモリ・データ保存
        2. 7.3.7.2 USART 同期モードによるダイレクト・データ・バースト
      8. 7.3.8  低消費電力モード
        1. 7.3.8.1 時間コマンド・インターフェイス
        2. 7.3.8.2 UART インターフェイス
      9. 7.3.9  トランスデューサの時間および温度デカップリング
        1. 7.3.9.1 時間デカップリング
        2. 7.3.9.2 温度デカップリング
      10. 7.3.10 メモリ CRC 計算
      11. 7.3.11 温度センサと温度データパス
      12. 7.3.12 TEST ピンの機能
    4. 7.4 デバイスの機能モード
    5. 7.5 プログラミング
      1. 7.5.1 UART および USART 通信の例
    6. 7.6 レジスタ・マップ
      1. 7.6.1 EEPROM のプログラミング
      2. 7.6.2 レジスタ・マップ・パーティショニングとデフォルト値
      3. 7.6.3 REGMAP レジスタ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 トランスデューサのタイプ
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 トランス駆動方式
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 トランスデューサ駆動電圧
          2. 8.2.1.2.2 トランスデューサ駆動周波数
          3. 8.2.1.2.3 トランスデューサのパルス数
          4. 8.2.1.2.4 トランスの巻線比
          5. 8.2.1.2.5 トランスの飽和電流と電源電圧定格
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 直接駆動 (トランスレス) 方式
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
        3. 8.2.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  9. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6.3 REGMAP レジスタ

表 7-7 に、メモリマップされた REGMAP のレジスタを示します。表 7-7 に記載されていないレジスタ・オフセット・アドレスは、すべて予約済みと見なされます。これらのレジスタの内容を変更してはいけません。

表 7-7 REGMAP レジスタ
オフセット略称レジスタ名セクション
0hUSER_DATA1ユーザー汎用データ・レジスタ 1表示
1hUSER_DATA2ユーザー汎用データ・レジスタ 2表示
2hUSER_DATA3ユーザー汎用データ・レジスタ 3表示
3hUSER_DATA4ユーザー汎用データ・レジスタ 4表示
4hUSER_DATA5ユーザー汎用データ・レジスタ 5表示
5hUSER_DATA6ユーザー汎用データ・レジスタ 6表示
6hUSER_DATA7ユーザー汎用データ・レジスタ 7表示
7hUSER_DATA8ユーザー汎用データ・レジスタ 8表示
8hUSER_DATA9ユーザー汎用データ・レジスタ 9表示
9hUSER_DATA10ユーザー汎用データ・レジスタ 10表示
AhUSER_DATA11ユーザー汎用データ・レジスタ 11表示
BhUSER_DATA12ユーザー汎用データ・レジスタ 12表示
ChUSER_DATA13ユーザー汎用データ・レジスタ 13表示
DhUSER_DATA14ユーザー汎用データ・レジスタ 14表示
EhUSER_DATA15ユーザー汎用データ・レジスタ 15表示
FhUSER_DATA16ユーザー汎用データ・レジスタ 16表示
10hUSER_DATA17ユーザー汎用データ・レジスタ 17表示
11hUSER_DATA18ユーザー汎用データ・レジスタ 18表示
12hUSER_DATA19ユーザー汎用データ・レジスタ 19表示
13hUSER_DATA20ユーザー汎用データ・レジスタ 20表示
14hTVGAIN0時変ゲイン・マップ・セグメント構成レジスタ 0表示
15hTVGAIN1時変ゲイン・マップ・セグメント構成レジスタ 1表示
16hTVGAIN2時変ゲイン・マップ・セグメント構成レジスタ 2表示
17hTVGAIN3時変ゲイン・マップ・セグメント構成レジスタ 3表示
18hTVGAIN4時変ゲイン・マップ・セグメント構成レジスタ 4表示
19hTVGAIN5時変ゲイン・マップ・セグメント構成レジスタ 5表示
1AhTVGAIN6時変ゲイン・マップ・セグメント構成レジスタ 6表示
1BhINIT_GAINAFE 初期ゲイン構成レジスタ表示
1ChFREQUENCYバースト周波数構成レジスタ表示
1DhDEADTIMEデッドタイムおよびスレッショルド・グリッチ除去の構成表示
1EhPULSE_P1プリセット 1 パルス・バースト、IO 制御、UART 診断構成表示
1FhPULSE _P2プリセット 2 パルス・バースト、IO 制御、UART 診断構成表示
20hCURR_LIM_P1プリセット 1 ドライバ電流制限構成表示
21hCURR_LIM_P2プリセット 2 電流制限およびローパス・フィルタ構成表示
22hREC_LENGTHエコー・データ記録期間構成レジスタ表示
23hFREQ_DIAG周波数診断構成レジスタ表示
24hSAT_FDIAG_TH減衰飽和、周波数診断エラー、プリセット 1 非線形制御構成表示
25hFVOLT_DEC電圧スレッショルドおよびプリセット 2 非線形スケーリング構成表示
26hDECPL_TEMPデカップリング温度および AFE ゲイン範囲構成表示
27hDSP_SCALEDSP パス非線形スケーリングおよびノイズ・レベル構成表示
28hTEMP_TRIM温度補償値レジスタ表示
29hP1_GAIN_CTRLプリセット 1 デジタル・ゲイン構成レジスタ表示
2AhP2_GAIN_CTRLプリセット 2 デジタル・ゲイン構成レジスタ表示
2BhEE_CRCユーザー EEPROM 領域 CRC 値レジスタ表示
40hEE_CNTRLユーザー EEPROM 制御レジスタ表示
41hBPF_A2_MSBBPF A2 係数最上位バイト構成表示
42hBPF_A2_LSBBPF A2 係数最下位バイト構成表示
43hBPF_A3_MSBBPF A3 係数最上位バイト構成表示
44hBPF_A3_LSBBPF A3 係数最下位バイト構成表示
45hBPF_B1_MSBBPF B1 係数最上位バイト構成表示
46hBPF_B1_LSBBPF B1 係数最下位バイト構成表示
47hLPF_A2_MSBLPF A2 係数最上位バイト構成表示
48hLPF_A2_LSBLPF A2 係数最下位バイト構成表示
49hLPF_B1_MSBLPF B1 係数最上位バイト構成表示
4AhLPF_B1_LSBLPF B1 係数最下位バイト構成表示
4BhTEST_MUXテスト・マルチプレクサ構成レジスタ表示
4ChDEV_STAT0デバイス・ステータス・レジスタ 0表示
4DhDEV_STAT1デバイス・ステータス・レジスタ 1表示
5FhP1_THR_0プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 0表示
60hP1_THR_1プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 1表示
61hP1_THR_2プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 2表示
62hP1_THR_3プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 3表示
63hP1_THR_4プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 4表示
64hP1_THR_5プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 5表示
65hP1_THR_6プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 6表示
66hP1_THR_7プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 7表示
67hP1_THR_8プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 8表示
68hP1_THR_9プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 9表示
69hP1_THR_10プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 10表示
6AhP1_THR_11プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 11表示
6BhP1_THR_12プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 12表示
6ChP1_THR_13プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 13表示
6DhP1_THR_14プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 14表示
6EhP1_THR_15プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 15表示
6FhP2_THR_0プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 0表示
70hP2_THR_1プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 1表示
71hP2_THR_2プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 2表示
72hP2_THR_3プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 3表示
73hP2_THR_4プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 4表示
74hP2_THR_5プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 5表示
75hP2_THR_6プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 6表示
76hP2_THR_7プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 7表示
77hP2_THR_8プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 8表示
78hP2_THR_9プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 9表示
79hP2_THR_10プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 10表示
7AhP2_THR_11プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 11表示
7BhP2_THR_12プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 12表示
7ChP2_THR_13プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 13表示
7DhP2_THR_14プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 14表示
7EhP2_THR_15プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 15表示
7FhTHR_CRCスレッショルド・マップ構成レジスタデータ CRC レジスタ表示

表の小さい枠に収まるように、複雑なビット・アクセス・タイプを記号で表わしています。表 7-8 に、このセクションでアクセス・タイプに使用しているコードを示します。

表 7-8 REGMAP のアクセス・タイプ・コード
アクセス・タイプコード説明
読み取りタイプ
RR読み取り
RCC
R		クリア
読み取り
RHH
R		ハードウェアによってセットまたはクリア
読み取り
書き込みタイプ
WW書き込み
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値

7.6.3.1 USER_DATA1 レジスタ (アドレス = 0h) [リセット = 0h]

図 7-43 に USER_DATA1 レジスタを示し、表 7-9 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 1

図 7-43 USER_DATA1 レジスタ
76543210
USER_1
R/W-0h
表 7-9 USER_DATA1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_1R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.2 USER_DATA2 レジスタ (アドレス = 1h) [リセット = 0h]

図 7-44 に USER_DATA2 レジスタを示し、表 7-10 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 2

図 7-44 USER_DATA2 レジスタ
76543210
USER_2
R/W-0h
表 7-10 USER_DATA2レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_2R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.3 USER_DATA3 レジスタ (アドレス = 2h) [リセット = 0h]

図 7-45 に USER_DATA3 レジスタを示し、表 7-11 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 3

図 7-45 USER_DATA3 レジスタ
76543210
USER_3
R/W-0h
表 7-11 USER_DATA3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_3R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.4 USER_DATA4 レジスタ (アドレス = 3h) [リセット = 0h]

図 7-46 に USER_DATA4 レジスタを示し、表 7-12 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 4

図 7-46 USER_DATA4 レジスタ
76543210
USER_4
R/W-0h
表 7-12 USER_DATA4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_4R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.5 USER_DATA5 レジスタ (アドレス = 4h) [リセット= 0h]

図 7-47 に USER_DATA5 レジスタを示し、表 7-13 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 5

図 7-47 USER_DATA5 レジスタ
76543210
USER_5
R/W-0h
表 7-13 USER_DATA5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_5R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.6 USER_DATA6 レジスタ (アドレス = 5h) [リセット = 0h]

図 7-48 に USER_DATA6 レジスタを示し、表 7-14 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 6

図 7-48 USER_DATA6 レジスタ
76543210
USER_6
R/W-0h
表 7-14 USER_DATA6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_6R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.7 USER_DATA7 レジスタ (アドレス = 6h) [リセット = 0h]

図 7-49 に USER_DATA7 レジスタを示し、表 7-15 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 7

図 7-49 USER_DATA7 レジスタ
76543210
USER_7
R/W-0h
表 7-15 USER_DATA7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_7R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.8 USER_DATA8 レジスタ (アドレス = 7h) [リセット = 0h]

図 7-50 に USER_DATA8 レジスタを示し、表 7-16 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 8

図 7-50 USER_DATA8 レジスタ
76543210
USER_8
R/W-0h
表 7-16 USER_DATA8 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_8R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.9 USER_DATA9 レジスタ (アドレス = 8h) [リセット = 0h]

図 7-51 に USER_DATA9 レジスタを示し、表 7-17 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 9

図 7-51 USER_DATA9 レジスタ
76543210
USER_9
R/W-0h
表 7-17 USER_DATA9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_9R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.10 USER_DATA10 レジスタ (アドレス = 9h) [リセット = 0h]

図 7-52 に USER_DATA10 レジスタを示し、表 7-18 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 10

図 7-52 USER_DATA10 レジスタ
76543210
USER_10
R/W-0h
表 7-18 USER_DATA10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_10R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.11 USER_DATA11 レジスタ (アドレス = Ah) [リセット = 0h]

図 7-53 に USER_DATA11 レジスタを示し、表 7-19 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 11

図 7-53 USER_DATA11 レジスタ
76543210
USER_11
R/W-0h
表 7-19 USER_DATA11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_11R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.12 USER_DATA12 レジスタ (アドレス = Bh) [リセット = 0h]

図 7-54 に USER_DATA12 レジスタを示し、表 7-20 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 12

図 7-54 USER_DATA12 レジスタ
76543210
USER_12
R/W-0h
表 7-20 USER_DATA12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_12R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.13 USER_DATA13 レジスタ (アドレス = Ch) [リセット = 0h]

図 7-55 に USER_DATA13 レジスタを示し、表 7-21 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 13

図 7-55 USER_DATA13 レジスタ
76543210
USER_13
R/W-0h
表 7-21 USER_DATA13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_13R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.14 USER_DATA14 レジスタ (アドレス = Dh) [リセット = 0h]

図 7-56 に USER_DATA14 レジスタを示し、表 7-22 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 14

図 7-56 USER_DATA14 レジスタ
76543210
USER_14
R/W-0h
表 7-22 USER_DATA14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_14R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.15 USER_DATA15 レジスタ (アドレス = Eh) [リセット = 0h]

図 7-57 に USER_DATA15 レジスタを示し、表 7-23 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 15

図 7-57 USER_DATA15 レジスタ
76543210
USER_15
R/W-0h
表 7-23 USER_DATA15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_15R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.16 USER_DATA16 レジスタ (アドレス = Fh) [リセット = 0h]

図 7-58 に USER_DATA16 レジスタを示し、表 7-24 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 16

図 7-58 USER_DATA16 レジスタ
76543210
USER_16
R/W-0h
表 7-24 USER_DATA16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_16R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.17 USER_DATA17 レジスタ (アドレス = 10h) [リセット = 0h]

図 7-59 に USER_DATA17 レジスタを示し、表 7-25 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 17

図 7-59 USER_DATA17 レジスタ
76543210
USER_17
R/W-0h
表 7-25 USER_DATA17 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_17R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.18 USER_DATA18 レジスタ (アドレス = 11h) [リセット = 0h]

図 7-60 に USER_DATA18 レジスタを示し、表 7-26 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 18

図 7-60 USER_DATA18 レジスタ
76543210
USER_18
R/W-0h
表 7-26 USER_DATA18 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_18R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.19 USER_DATA19 レジスタ (アドレス = 12h) [リセット = 0h]

図 7-61 に USER_DATA19 レジスタを示し、表 7-27 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 19

図 7-61 USER_DATA19 レジスタ
76543210
USER_19
R/W-0h
表 7-27 USER_DATA19 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_19R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.20 USER_DATA20 レジスタ (アドレス = 13h) [リセット = 0h]

図 7-62 に USER_DATA20 レジスタを示し、表 7-28 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー汎用データ・レジスタ 20

図 7-62 USER_DATA20 レジスタ
76543210
USER_20
R/W-0h
表 7-28 USER_DATA20 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0USER_20R/W0hこのレジスタは、内部機能では使われていません。
レジスタの内容は、外部での使用のみを目的としてユーザーが定義したものです。

7.6.3.21 TVGAIN0 レジスタ (アドレス = 14h) [リセット = 0h]

図 7-63 に TVGAIN0 レジスタを示し、表 7-29 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 0

図 7-63 TVGAIN0 レジスタ
76543210
TVG_T0TVG_T1
R/W-0hR/W-0h
表 7-29 TVGAIN0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TVG_T0R/W0h時変ゲイン開始時間パラメータ：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
3:0TVG_T1R/W0h時変ゲイン T0/T1 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs

7.6.3.22 TVGAIN1 レジスタ (アドレス = 15h) [リセット = 0h]

図 7-64 に TVGAIN1 レジスタを示し、表 7-30 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 1

図 7-64 TVGAIN1 レジスタ
76543210
TVG_T2TVG_T3
R/W-0hR/W-0h
表 7-30 TVGAIN1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TVG_T2R/W0h時変ゲイン T1/T2 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
3:0TVG_T3R/W0h時変ゲイン T2/T3 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs

7.6.3.23 TVGAIN2 レジスタ (アドレス = 16h) [リセット = 0h]

図 7-65 に TVGAIN2 レジスタを示し、表 7-31 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 2

図 7-65 TVGAIN2 レジスタ
76543210
TVG_T4TVG_T5
R/W-0hR/W-0h
表 7-31 TVGAIN2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TVG_T4R/W0h時変ゲイン T3/T4 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
3:0TVG_T5R/W0h時変ゲイン T4/T5 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs

7.6.3.24 TVGAIN3 レジスタ (アドレス = 17h) [リセット = 0h]

図 7-66 に TVGAIN3 レジスタを示し、表 7-32 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 3

図 7-66 TVGAIN3 レジスタ
76543210
TVG_G1TVG_G2
R/W-0hR/W-0h
表 7-32 TVGAIN3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:2TVG_G1R/W0hTVG ポイント 1 ゲイン値：

ゲイン= 0.5 × (TVG_G1 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です
1:0TVG_G2R/W0hTVG ポイント 2 ゲイン値：

ゲイン= 0.5 × (TVG_G2 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です

7.6.3.25 TVGAIN4 レジスタ (アドレス = 18h) [リセット = 0h]

図 7-67 に TVGAIN4 レジスタを示し、表 7-33 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 4

図 7-67 TVGAIN4 レジスタ
76543210
TVG_G2TVG_G3
R/W-0hR/W-0h
表 7-33 TVGAIN4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TVG_G2R/W0hTVG ポイント 2 ゲイン値：

ゲイン= 0.5 × (TVG_G2 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です
3:0TVG_G3R/W0hTVG ポイント 3 ゲイン値：

ゲイン= 0.5 × (TVG_G3 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です

7.6.3.26 TVGAIN5 レジスタ (アドレス = 19h) [リセット = 0h]

図 7-68 に TVGAIN5 レジスタを示し、表 7-34 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 5

図 7-68 TVGAIN5 レジスタ
76543210
TVG_G3TVG_G4
R/W-0hR/W-0h
表 7-34 TVGAIN5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6TVG_G3R/W0hTVG ポイント 3 ゲイン値：

ゲイン= 0.5 × (TVG_G3 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です
5:0TVG_G4R/W0hTVG ポイント 4 ゲイン値：

ゲイン= 0.5 × (TVG_G4 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です

7.6.3.27 TVGAIN6 レジスタ (アドレス = 1Ah) [リセット = 0h]

図 7-69 に TVGAIN6 レジスタを示し、表 7-35 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

時変ゲイン・マップ・セグメント構成レジスタ 6

図 7-69 TVGAIN6 レジスタ
76543210
TVG_G5RESERVEDFREQ_SHIFT
R/W-0hR/W-0hR/W-0h
表 7-35 TVGAIN6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:2TVG_G5R/W0hTVG ポイント 5 ゲイン値：

ゲイン= 0.5 × (TVG_G5 + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です
1RESERVEDR/W0h

予約済み

0FREQ_SHIFTR/W0hバースト周波数範囲シフト：0b = ディセーブル
1b = イネーブル、アクティブ周波数 = 6 × (FREQUENCY レジスタで与えられた式を使って計算した周波数)

7.6.3.28 INIT_GAIN レジスタ (アドレス = 1Bh) [リセット = 0h]

図 7-70 に INIT_GAIN レジスタを示し、表 7-36 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

AFE 初期ゲイン構成レジスタ

図 7-70 INIT_GAIN レジスタ
76543210
BPF_BWGAIN_INIT
R/W-0hR/W-0h
表 7-36 INIT_GAIN レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6BPF_BWR/W0hデジタル・バンドパス・フィルタの帯域幅：

帯域幅 = 2 × (BPF_BW + 1) [kHz]
5:0GAIN_INITR/W0h初期 AFE ゲイン：

INIT_ゲイン= 0.5 × (GAIN_INIT + 1) + 値 (AFE_GAIN_RNG)[dB]

ここで、値 (AFE_GAIN_RNG) は、DECPL_TEMP レジスタの AFE_GAIN_RNG に設定されたビットに対応する dB 単位の値です

7.6.3.29 FREQUENCY レジスタ (アドレス = 1Ch) [リセット= 0h]

図 7-71 に FREQUENCY レジスタを示し、表 7-37 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

バースト周波数構成レジスタ

図 7-71 FREQUENCY レジスタ
76543210
FREQ
R/W-0h
表 7-37 FREQUENCY レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0FREQR/W0hバースト周波数の計算式パラメータ：

周波数 = 0.2 × FREQ + 30 [kHz]

有効なFREQ パラメータ値の範囲は 0～250 (00h～FAh) です。

7.6.3.30 DEADTIME レジスタ (アドレス = 1Dh) [リセット = 0h]

図 7-72 に DEADTIME レジスタを示し、表 7-38 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

パルス・デッドタイムおよびスレッショルド・グリッチ除去構成レジスタ

図 7-72 DEADTIME レジスタ
76543210
THR_CMP_DEGLTCHPULSE_DT
R/W-0hR/W-0h
表 7-38 DEADTIME レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4THR_CMP_DEGLTCHR/W0hスレッショルド・レベル・コンパレータのグリッチ除去期間：

グリッチ除去期間 = (THR_CMP_DEGLTCH × 8) [μs]
3:0PULSE_DTR/W0hバースト・パルス・デッドタイム：
デッドタイム = 0.0625 × PULSE_DT[µs]

7.6.3.31 PULSE_P1 レジスタ (アドレス = 1Eh) [リセット = 0h]

図 7-73 に PULSE_P1 レジスタを示し、表 7-39 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 パルス・バースト数、IO ピン制御、UART 診断構成レジスタ

図 7-73 PULSE_P1 レジスタ
76543210
IO_IF_SELUART_DIAGIO_DISP1_PULSE
R/W-0hR/W-0hR/W-0hR/W-0h
表 7-39 PULSE_P1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IO_IF_SELR/W0hIO ピンでのインターフェイス選択：
0b = 時間ベース・インターフェイス
1b = 1 線式 UART インターフェイス
6UART_DIAGR/W0hUART 診断ページ選択：
0b = UART インターフェイスに関連する診断ビット
1b = システム診断に関連する診断ビット
5IO_DISR/W0hIO ピン・トランシーバ・ディセーブル：
0b = IO トランシーバ・イネーブル
1b = IO トランシーバ・ディセーブル。注：IO_IF_SEL = 0 の場合のみ使用可能です
4:0P1_PULSER/W0hプリセット 1 のバースト・パルス数

注：0h は、OUTA でのみ 1 つのパルスが生成されることを意味します

7.6.3.32 PULSE_P2 レジスタ (アドレス = 1Fh) [リセット = 0h]

図 7-74 にPULSE_P2 レジスタを示し、表 7-40 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 パルス・バースト数、UART 診断構成レジスタ

図 7-74 PULSE_P2 レジスタ
76543210
UART_ADDRP2_PULSE
R/W-0hR/W-0h
表 7-40 PULSE_P2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:5UART_ADDRR/W0h

UART インターフェイス・アドレス

4:0P2_PULSER/W0hプリセット 2 のバースト・パルス数

注：0h は、OUTA でのみ 1 つのパルスが生成されることを意味します

7.6.3.33 CURR_LIM_P1 レジスタ (アドレス = 20h) [リセット = 0h]

図 7-75 に CURR_LIM_P1 レジスタを示し、表 7-41 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 ドライバ電流制限構成レジスタ

図 7-75 CURR_LIM_P1 レジスタ
76543210
DIS_CLCURR_LIM1
R/W-0hR/W-0h
表 7-41 CURR_LIM_P1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7DIS_CLR/W0hプリセット 1 およびプリセット 2 の電流制限ディセーブル

0b = 電流制限イネーブル
1b = 電流制限ディセーブル
5:0CURR_LIM1R/W0hプリセット 1 のドライバ電流制限

電流制限= 7 × CURR_LIM1 + 50 [mA]

7.6.3.34 CURR_LIM_P2 レジスタ (アドレス = 21h) [リセット = 0h]

図 7-76 に CURR_LIM_P2 レジスタを示し、表 7-42 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 電流制限およびローパス・フィルタ構成レジスタ

図 7-76 CURR_LIM_P2 レジスタ
76543210
LPF_COCURR_LIM2
R/W-0hR/W-0h
表 7-42 CURR_LIM_P2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6LPF_COR/W0hローパス・フィルタのカットオフ周波数：

カットオフ周波数 = LPF_CO + 1 [kHz]
5:0CURR_LIM2R/W0hプリセット 2 のドライバ電流制限

電流制限 = 7 × CURR_LIM2 + 50 [mA]

7.6.3.35 REC_LENGTH レジスタ (アドレス = 22h) [リセット = 0h]

図 7-77 に REC_LENGTH レジスタを示し、表 7-43 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

エコー・データ記録期間構成レジスタ

図 7-77 REC_LENGTH レジスタ
76543210
P1_RECP2_REC
R/W-0hR/W-0h
表 7-43 REC_LENGTH レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4P1_RECR/W0hプリセット 1 の記録時間の長さ：

記録時間 = 4.096 × (P1_REC + 1) [ms]
3:0P2_RECR/W0hプリセット 2 の記録時間の長さ：

記録時間 = 4.096 × (P2_REC + 1) [ms]

7.6.3.36 FREQ_DIAG レジスタ (アドレス = 23h) [リセット = 0h]

図 7-78 に FREQ_DIAG レジスタを示し、表 7-44 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

周波数診断構成レジスタ

図 7-78 FREQ_DIAG レジスタ
76543210
FDIAG_LENFDIAG_START
R/W-0hR/W-0h
表 7-44 FREQ_DIAG レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4FDIAG_LENR/W0h周波数診断ウィンドウの長さ：

値が 0h の場合、診断はディセーブルです。
0～Fh の値の場合、ウィンドウの長さは
3 × FDIAG_LEN [信号周期] となります
3:0FDIAG_STARTR/W0h周波数診断開始時間：

開始時間 = 100 × FDIAG_START [μs]

注：この時間はバースト終了時間を基準にしています

7.6.3.37 SAT_FDIAG_TH レジスタ (アドレス = 24h) [リセット = 0h]

図 7-79 に SAT_FDIAG_TH レジスタを示し、表 7-45 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

減衰飽和スレッショルド、周波数診断エラー・スレッショルド、およびプリセット 1 非線形イネーブル制御構成レジスタ

図 7-79 SAT_FDIAG_TH レジスタ
76543210
FDIAG_ERR_THSAT _THP1_NLS_EN
R/W-0hR/W-0hR/W-0h
表 7-45 SAT_FDIAG_TH レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:5FDIAG_ERR_THR/W0h周波数診断の絶対誤差時間スレッショルド：

スレッショルド = (FDIAG_ERR_TH + 1) [μs]
4:1SAT_THR/W0h

飽和診断のスレッショルド・レベル。

0P1_NLS_ENR/W0h

HIGH に設定すると、プリセット 1 の非線形スケーリングがイネーブルになります

7.6.3.38 FVOLT_DEC レジスタ (アドレス = 25h) [リセット = 0h]

図 7-80 に FVOLT_DEC レジスタを示し、表 7-46 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

電圧スレッショルドおよびプリセット 2 非線形スケーリング・イネーブル構成レジスタ

図 7-80 FVOLT_DEC レジスタ
76543210
P2_NLS_ENVPWR_OV_THLPM_TMRFVOLT_ERR_TH
R/W-0hR/W-0hR/W-0hR/W-0h
表 7-46 FVOLT_DEC レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7P2_NLS_ENR/W0h

HIGH に設定すると、プリセット 2 の非線形スケーリングがイネーブルになります

6:5VPWR_OV_THR/W0hVPWR 過電圧スレッショルド選択：

00b = 12.3V
01b = 17.7V
10b = 22.8V
11b = 28.3V
4:3LPM_TMRR/W0h低消費電力モード開始時間：

00b = 250ms
01b = 500ms
10b = 1s
11b = 4s
2:0FVOLT_ERR_THR/W0h電圧診断測定については、「システム診断」セクションを参照してください。
000b = 1
001b = 2
010b = 3
011b = 4
100b = 5
101b = 6
110b = 7
111b = 8

7.6.3.39 DECPL_TEMP レジスタ (アドレス = 26h) [リセット = 0h]

図 7-81 に DECPL_TEMP レジスタを示し、表 7-47 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

デカップリング温度および AFE ゲイン範囲構成レジスタ

図 7-81 DECPL_TEMP レジスタ
76543210
AFE_GAIN_RNGLPM_ENDECPL_TEMP_SELDECPL_T
R/W-0hR/W-0hR/W-0hR/W-0h
表 7-47 DECPL_TEMP レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6AFE_GAIN_RNGR/W0hAFE ゲイン範囲選択コード：

00b = 58～90dB
01b = 52～84dB
10b = 46～78dB
11b = 32～64dB
5LPM_ENR/W0hPGA460 低消費電力モード・イネーブル：

0b = 低消費電力モード・ディセーブル
1b = 低消費電力モード・イネーブル
4DECPL_TEMP_SELR/W0hデカップリング時間 / 温度選択：

0b = 時間デカップリング
1b = 温度デカップリング
3:0DECPL_TR/W0h2 次デカップリング時間 / 温度デカップリング

DECPL_TEMP_SEL = 0 (時間デカップリング) の場合、
時間 = 4096 × (DECPL_T + 1) [μs]

DECPL_TEMP_SEL = 1 (温度デカップリング) の場合、
温度 = 10 × DECPL_T - 40 [℃]

7.6.3.40 DSP_SCALE レジスタ (アドレス = 27h) [リセット = 0h]

図 7-82 に DSP_SCALE レジスタを示し、表 7-48 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

DSP非線形スケーリングおよびノイズ・レベル構成レジスタ

図 7-82 DSP_SCALE レジスタ
76543210
NOISE_LVLSCALE_KSCALE_N
R/W-0hR/W-0hR/W-0h
表 7-48 DSP_SCALE レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:3NOISE_LVLR/W0hデジタル・ゲイン値 (Px_DIG_GAIN_LR) が 8 未満の場合、値の範囲は 1 LSBステップで 0～31、
デジタル・ゲイン値 (Px_DIG_GAIN_LR) が 8 より大きい場合、NOISE_LVL に Px_DIG_GAIN_LR/8 を乗算した値
2SCALE_KR/W0h非線形スケーリング指数の選択：

0b = 1.50
1b = 2.00
1:0SCALE_NR/W0h非線形ゲイン (イネーブルの場合) が適用される開始スレッショルド・レベルのポイントを選択します。

00b = TH9
01b = TH10
10b = TH11
11b = TH12

7.6.3.41 TEMP_TRIM レジスタ (アドレス = 28h) [リセット = 0h]

図 7-83 に TEMP_TRIM レジスタを示し、表 7-49 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

温度センサ補償値レジスタ

図 7-83 TEMP_TRIM レジスタ
76543210
TEMP_GAINTEMP_OFF
R/W-0hR/W-0h
表 7-49 TEMP_TRIM レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TEMP_GAINR/W0h温度スケーリング・ゲイン：
符号付きの値は、-8 (1000b)～7 (0111b) の範囲で、測定温度値補償に使われます
3:0TEMP_OFFR/W0h温度スケーリング・オフセット：
符号付きの値は、-8 (1000b)～7 (0111b) の範囲で、測定温度値補償に使われます

7.6.3.42 P1_GAIN_CTRL レジスタ (アドレス = 29h) [リセット = 0h]

図 7-84 に P1_GAIN_CTRL レジスタを示し、表 7-50 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 デジタル・ゲイン構成レジスタ

図 7-84 P1_GAIN_CTRL レジスタ
76543210
P1_DIG_GAIN_LR_STP1_DIG_GAIN_LRP1_DIG_GAIN_SR
R/W-0hR/W-0hR/W-0h
表 7-50 P1_GAIN_CTRL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6P1_DIG_GAIN_LR_STR/W0h開始プリセット 1 スレッショルド・レベル・ポイントを選択します。このポイントから、長距離 (LR) デジタル・ゲイン P1_DIG_GAIN_LR が適用されます。
00b = TH9
01b = TH10
10b = TH11
11b = TH12
5:3P1_DIG_GAIN_LRR/W0hプリセット 1 デジタル長距離 (LR) ゲイン。P1_DIG_GAIN_LR_ST で設定した長距離スレッショルド・レベル・ポイントから、記録期間の終了までに適用されます。
000b = ×1
001b = ×2
010b = ×4
011b = ×8
100b = ×16
101b = ×32
110b = 無効
111b = 無効
2:0P1_DIG_GAIN_SRR/W0hプリセット1 デジタル短距離 (SR) ゲイン。時間ゼロから、選択した長距離 (LR) スレッショルド・レベル開始ポイントまでに適用されます。：
000b = ×1
001b = ×2
010b = ×4
011b = ×8
100b = ×16
101b = ×32
110b = 無効
111b = 無効

7.6.3.43 P2_GAIN_CTRL レジスタ (アドレス = 2Ah) [リセット = 0h]

図 7-85 に P2_GAIN_CTRL レジスタを示し、表 7-51 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 デジタル・ゲイン構成レジスタ

図 7-85 P2_GAIN_CTRL レジスタ
76543210
P2_DIG_GAIN_LR_STP2_DIG_GAIN_LRP2_DIG_GAIN_SR
R/W-0hR/W-0hR/W-0h
表 7-51 P2_GAIN_CTRL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6P2_DIG_GAIN_LR_STR/W0h開始プリセット 2 スレッショルド・レベル・ポイントを選択します。このポイントから、長距離 (LR) デジタル・ゲイン P2_DIG_GAIN_LR が適用されます。
00b = TH9
01b = TH10
10b = TH11
11b = TH12
5:3P2_DIG_GAIN_LRR/W0hプリセット 1 デジタル長距離 (LR) ゲイン。P2_DIG_GAIN_LR_ST で設定した長距離スレッショルド・レベル・ポイントから、記録期間の終了までに適用されます。
000b = ×1
001b = ×2
010b = ×4
011b = ×8
100b = ×16
101b = ×32
110b = 無効
111b = 無効
2:0P2_DIG_GAIN_SRR/W0hプリセット 2 デジタル短距離 (SR) ゲイン。時間ゼロから、選択した長距離 (LR) スレッショルド・レベル開始ポイントまでに適用されます。：
000b = ×1
001b = ×2
010b = ×4
011b = ×8
100b = ×16
101b = ×32
110b = 無効
111b = 無効

7.6.3.44 EE_CRC レジスタ (アドレス = 2Bh) [リセット = 0h]

図 7-86 に EE_CRC レジスタを示し、表 7-52 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー EEPROM 領域データ CRC レジスタ

図 7-86 EE_CRC レジスタ
76543210
EE_CRC
R/W-0h
表 7-52 EE_CRC レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0EE_CRCR/W0h

ユーザー EEPROM 領域データ CRC 値

7.6.3.45 EE_CNTRL レジスタ (アドレス = 40h) [リセット = 00h]

図 7-87 に EE_CNTRL レジスタを示し、表 7-53 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

ユーザー EEPROM 制御レジスタ

図 7-87 EE_CNTRL レジスタ
76543210
DATADUMP_ENEE_UNLCKEE_PRGM_OKEE_RLOADEE_PRGM
RH/W-0hR/W-0hR-0hR/W-0hR/W-0h
表 7-53 EE_CNTRL レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7DATADUMP_ENRH/W0h

データ・ダンプ・イネーブル・ビット：0b = ディセーブル、1b = イネーブル

6:3EE_UNLCKR/W0hEEPROM プログラム・イネーブル・ロック解除パスコード・レジスタ：
EEPROM 書き込みを有効にするための有効なパスコードは 0xD です。
2EE_PRGM_OKR0h

EEPROM プログラミング・ステータス：0b = EEPROMが正常に書き込まれませんでした、1b = EEPROMが正常に書き込まれました

1EE_RLOADR/W0h

EEPROM 再ロード・トリガ：0b = 無効、1b = EEPROM からデータを再ロード

0EE_PRGMR/W0h

EEPROM プログラム・トリガ：0b = 無効、1b = EEPROMへのデータ書き込み

7.6.3.46 BPF_A2_MSB レジスタ (アドレス = 41h) [リセット = 00h]

図 7-88 に BPF_A2_MSB レジスタを示し、表 7-54 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF A2 係数最上位バイト構成

図 7-88 BPF_A2_MSB レジスタ
76543210
BPF_A2_MSB
R/W-0h
表 7-54 BPF_A2_MSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_A2_MSBR/W0h

バンドパス・フィルタ A2 係数の最上位バイト値

7.6.3.47 BPF_A2_LSB レジスタ (アドレス = 42h) [リセット = 00h]

図 7-89 に BPF_A2_LSB レジスタを示し、表 7-55 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF A2 係数最下位バイト構成

図 7-89 BPF_A2_LSB レジスタ
76543210
BPF_A2_LSB
R/W-0h
表 7-55 BPF_A2_LSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_A2_LSBR/W0h

バンドパス・フィルタ A2 係数の最下位バイト値

7.6.3.48 BPF_A3_MSB レジスタ (アドレス = 43h) [リセット = 00h]

図 7-90 に BPF_A3_MSB レジスタを示し、表 7-56 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF A3 係数最上位バイト構成

図 7-90 BPF_A3_MSB レジスタ
76543210
BPF_A3_MSB
R/W-0h
表 7-56 BPF_A3_MSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_A3_MSBR/W0h

バンドパス・フィルタ A3 係数の最上位バイト値

7.6.3.49 BPF_A3_LSB レジスタ (アドレス = 44h) [リセット = 00h]

図 7-91 に BPF_A3_LSB レジスタを示し、表 7-57 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF A3 係数最下位バイト構成

図 7-91 BPF_A3_LSB レジスタ
76543210
BPF_A3_LSB
R/W-0h
表 7-57 BPF_A3_LSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_A3_LSBR/W0h

バンドパス・フィルタ A3 係数の最下位バイト値

7.6.3.50 BPF_B1_MSB レジスタ (アドレス = 45h) [リセット = 00h]

図 7-92 に BPF_B1_MSB レジスタを示し、表 7-58 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF B1 係数最上位バイト構成

図 7-92 BPF_B1_MSB レジスタ
76543210
BPF_B1_MSB
R/W-0h
表 7-58 BPF_B1_MSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_B1_MSBR/W0h

バンドパス・フィルタ B1 係数の最上位バイト値

7.6.3.51 BPF_B1_LSB レジスタ (アドレス = 46h) [リセット = 00h]

図 7-93 に BPF_B1_LSB レジスタを示し、表 7-59 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

BPF B1 係数最下位バイト構成

図 7-93 BPF_B1_LSB レジスタ
76543210
BPF_B1_LSB
R/W-0h
表 7-59 BPF_B1_LSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0BPF_B1_LSBR/W0h

バンドパス・フィルタ B1 係数の最下位バイト値

7.6.3.52 LPF_A2_MSB レジスタ (アドレス = 47h) [リセット = 00h]

図 7-94 に LPF_A2_MSB レジスタを示し、表 7-60 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

LPF A2 係数最上位バイト構成

図 7-94 LPF_A2_MSB レジスタ
76543210
RESERVEDLPF_A2_MSB
R-0hR/W-0h
表 7-60 LPF_A2_MSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7RESERVEDR0h

予約済み

6:0LPF_A2_MSBR/W0h

ローパス・フィルタ A2 係数の最上位バイト値

7.6.3.53 LPF_A2_LSB レジスタ (アドレス = 48h) [リセット = 00h]

図 7-95 に LPF_A2_LSB レジスタを示し、表 7-61 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

LPF A2 係数最下位バイト構成

図 7-95 LPF_A2_LSB レジスタ
76543210
LPF_A2_LSB
R/W-0h
表 7-61 LPF_A2_LSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0LPF_A2_LSBR/W0h

ローパス・フィルタ A2 係数の最下位バイト値

7.6.3.54 LPF_B1_MSB レジスタ (アドレス = 49h) [リセット = 00h]

図 7-96 に LPF_B1_MSB レジスタを示し、表 7-62 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

LPF B1 係数最上位バイト構成

図 7-96 LPF_B1_MSB レジスタ
76543210
RESERVEDLPF_B1_MSB
R-0hR/W-0h
表 7-62 LPF_B1_MSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7RESERVEDR0h

予約済み

6:0LPF_B1_MSBR/W0h

ローパス・フィルタ B1 係数の最上位バイト値

7.6.3.55 LPF_B1_LSB レジスタ (アドレス= 4Ah) [リセット = 00h]

図 7-97 に LPF_B1_LSB レジスタを示し、表 7-63 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

LPF B1 係数最下位バイト構成

図 7-97 LPF_B1_LSB レジスタ
76543210
LPF_B1_LSB
R/W-0h
表 7-63 LPF_B1_LSB レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0LPF_B1_LSBR/W0h

ローパス・フィルタ B1 係数の最下位バイト値

7.6.3.56 TEST_MUX レジスタ (アドレス = 4Bh) [リセット = 00h]

図 7-98 に TEST_MUX レジスタを示し、表 7-64 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

テスト・マルチプレクサ構成レジスタ

図 7-98 TEST_MUX レジスタ
76543210
TEST_MUXRESERVEDSAMPLE_SELDP_MUX
R/W-0hR-0hR/W-0hR/W-0h
表 7-64 TEST_MUX レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:5TEST_MUXR/W0hテスト・ピンのマルチプレクサ出力：

000B = GND ("マルチプレクサ・オフ")
001b =アナログ・フロント・エンド出力
010b =予約 済み
011b =予約済み
100b = 8MHz クロック
101b = ADC サンプル出力クロック
110b =予約済み
111b =予約済み

注1 000b～011b はアナログ出力信号です
注2 100b～111b はデジタル出力信号です
4RESERVEDR0h

予約済み

3SAMPLE_SELR/W0hデータ・パスのサンプル選択：

0b = サンプルあたり 1μs で 8 ビットのサンプル出力
1b = サンプルあたり 2μsで 12 ビットのサンプル出力

注：DP_MUX パラメータ値 001b～100b で使用します
2:0DP_MUXR/W0hデータ・パス・マルチプレクサのソース選択コード：

000b = ディセーブル
001b = LPF 出力
010b = 整流器出力
011b = BPF 出力
100b = ADC 出力
101b = 未使用
110b = 未使用
111b = 未使用

7.6.3.57 DEV_STAT0 レジスタ (アドレス = 4Ch) [リセット = 84h]

図 7-99 に DEV_STAT0 レジスタを示し、表 7-65 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

デバイス・ステータス・レジスタ 0

図 7-99 DEV_STAT0 レジスタ
76543210
REV_IDOPT_IDCMW_WU_ERRTHR_CRC_ERREE_CRC_ERRTRIM_CRC_ERR
R-2hR-0hR-0hR-1hR-0hR-0h
表 7-65 DEV_STAT0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6REV_IDR2h

デバイス・リビジョン識別

5:4OPT_IDR0h

デバイス・オプション識別

3CMW_WU_ERRR0hウェークアップ・エラー通知：
0 = エラーなし
1 = ウェークアップ・シーケンスが完了する前に、ユーザーがコマンドを送信しようとしました
2THR_CRC_ERRR1hスレッショルド・マップ構成レジスタ・データ CRC エラー・ステータス：

0 = エラーなし

1 = CRC エラー検出
デバイスの電源オン時に、スレッショルド・マップ構成レジスタが初期化されない状態になると、このフラグがアサートされます。
1EE_CRC_ERRR0hユーザー EEPROM 領域データ CRC エラー・ステータス：

0 =エラーなし
1 = CRC エラーが検出されました
0TRIM_CRC_ERRR0hトリム EEPROM 領域データ CRC エラー・ステータス：
0 =エラーなし
1 = CRC エラーが検出されました

7.6.3.58 DEV_STAT1 レジスタ (アドレス = 4Dh) [リセット = 00h]

図 7-100 に DEV_STAT1 レジスタを示し、表 7-66 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

デバイス・ステータス・レジスタ 1

図 7-100 DEV_STAT1 レジスタ
76543210
RESERVEDTSD_PROTIOREG_OVIOREG_UVAVDD_OVAVDD_UVVPWR_OVVPWR_UV
R-0hRC-0hRC-0hRC-0hRC-0hRC-0hRC-0hRC-0h
表 7-66 DEV_STAT1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7RESERVEDR0h

予約済み

6TSD_PROTRC0hサーマル・シャットダウン保護ステータス：

0 = サーマル・シャットダウンが発生していません

1 = サーマル・シャットダウンが発生しました
5IOREG_OVRC0hIOREG ピン過電圧ステータス：
0 = エラーなし
1 = IOREG 過電圧エラー
4IOREG_UVRC0hIOREG ピン低電圧ステータス：

0 = エラーなし
1 = IOREG 低電圧エラー
3AVDD_OVRC0hAVDD ピン過電圧ステータス：

0 = エラーなし
1 = AVDD 過電圧エラー
2AVDD_UVRC0hAVDD ピン低電圧ステータス：

0 = エラーなし
1 = AVDD 低電圧エラー
1VPWR_OVRC0hVPWR ピン過電圧ステータス：

0 = エラーなし
1 = VPWR 過電圧エラー
0VPWR_UVRC0hVPWR ピン低電圧ステータス：

0 = エラーなし

1 = VPWR 低電圧エラー

7.6.3.59 P1_THR_0 レジスタ(アドレス = 5Fh) [リセット = X]

図 7-101 に P1_THR_0 レジスタを示し、表 7-67 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 0

図 7-101 P1_THR_0 レジスタ
76543210
TH_P1_T1TH_P1_T2
R/W-XR/W-X
表 7-67 P1_THR_0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T1R/WXプリセット 1 スレッショルド T1 絶対時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T2R/WXプリセット 1 スレッショルド T2 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.60 P1_THR_1 レジスタ (アドレス = 60h) [リセット = X]

図 7-102 に P1_THR_1 レジスタを示し、表 7-68 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 1

図 7-102 P1_THR_1 レジスタ
76543210
TH_P1_T3TH_P1_T4
R/W-XR/W-X
表 7-68 P1_THR_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T3R/WXプリセット 1 スレッショルド T3 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T4R/WXプリセット 1 スレッショルド T4 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.61 P1_THR_2 レジスタ (アドレス = 61h) [リセット = X]

図 7-103 に P1_THR_2 レジスタを示し、表 7-69 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 2

図 7-103 P1_THR_2 レジスタ
76543210
TH_P1_T5TH_P1_T6
R/W-XR/W-X
表 7-69 P1_THR_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T5R/WXプリセット 1 スレッショルド T5 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T6R/WXプリセット 1 スレッショルド T6 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.62 P1_THR_3 レジスタ (アドレス = 62h) [リセット = X]

図 7-104 に P1_THR_3 レジスタを示し、表 7-70 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 3

図 7-104 P1_THR_3 レジスタ
76543210
TH_P1_T7TH_P1_T8
R/W-XR/W-X
表 7-70 P1_THR_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T7R/WXプリセット 1 スレッショルド T7 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T8R/WXプリセット 1 スレッショルド T8 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.63 P1_THR_4 レジスタ (アドレス = 63h) [リセット = X]

図 7-105 に P1_THR_4 レジスタを示し、表 7-71 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 4

図 7-105 P1_THR_4 レジスタ
76543210
TH_P1_T9TH_P1_T10
R/W-XR/W-X
表 7-71 P1_THR_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T9R/WXプリセット 1 スレッショルド T9 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T10R/WXプリセット 1 スレッショルド T10 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.64 P1_THR_5 レジスタ (アドレス = 64h) [リセット = X]

図 7-106 に P1_THR_5 レジスタを示し、表 7-72 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 5

図 7-106 P1_THR_5 レジスタ
76543210
TH_P1_T11TH_P1_T12
R/W-XR/W-X
表 7-72 P1_THR_5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_T11R/WXプリセット 1 スレッショルド T11 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P1_T12R/WXプリセット 1 スレッショルド T12 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.65 P1_THR_6 レジスタ (アドレス = 65h) [リセット = X]

図 7-107 に P1_THR_6 レジスタを示し、表 7-73 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 6

図 7-107 P1_THR_6 レジスタ
76543210
TH_P1_L1TH_P1_L2
R/W-XR/W-X
表 7-73 P1_THR_6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:3TH_P1_L1R/WXプリセット 1 スレッショルド L1 レベル
このビットフィールドは、電源投入時に初期化されません。
2:0TH_P1_L2R/WX

プリセット 1 スレッショルド L2 レベル・ビット (ビット 4～ビット 2) このビットフィールドは、電源投入時に初期化されません。

7.6.3.66 P1_THR_7 レジスタ (アドレス = 66h) [リセット = X]

図 7-108 に P1_THR_7 レジスタを示し、表 7-74 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 7

図 7-108 P1_THR_7 レジスタ
76543210
TH_P1_L2TH_P1_L3TH_P1_L4
R/W-XR/W-XR/W-X
表 7-74 P1_THR_7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6TH_P1_L2R/WXプリセット 1 スレッショルド L2 レベル (ビット 1～ビット 0)
このビットフィールドは、電源投入時に初期化されません。
5:1TH_P1_L3R/WXプリセット 1 スレッショルド L3 レベル
このビットフィールドは、電源投入時に初期化されません。
0TH_P1_L4R/WX

プリセット 1 スレッショルド L4 レベル (ビット 4) このビットフィールドは、電源投入時に初期化されません。

7.6.3.67 P1_THR_8 レジスタ (アドレス = 67h) [リセット = X]

図 7-109 に P1_THR_8 レジスタを示し、表 7-75 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 8

図 7-109 P1_THR_8 レジスタ
76543210
TH_P1_L4TH_P1_L5
R/W-XR/W-X
表 7-75 P1_THR_8 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P1_L4R/WXプリセット 1 スレッショルド L4 レベル (ビット 3～ビット 0)
このビットフィールドは、電源投入時に初期化されません。
3:0TH_P1_L5R/WX

プリセット 1 スレッショルド L5 レベル (ビット 4～ビット 1) このビットフィールドは、電源投入時に初期化されません。

7.6.3.68 P1_THR_9 レジスタ (アドレス = 68h) [リセット = X]

図 7-110 に P1_THR_9 レジスタを示し、表 7-76 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 9

図 7-110 P1_THR_9 レジスタ
76543210
TH_P1_L5TH_P1_L6TH_P1_L7
R/W-XR/W-XR/W-X
表 7-76 P1_THR_9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7TH_P1_L5R/WXプリセット 1 スレッショルド L5 レベル (ビット 0)
このビットフィールドは、電源投入時に初期化されません。
6:2TH_P1_L6R/WXプリセット 1 スレッショルド L6 レベル
このビットフィールドは、電源投入時に初期化されません。
1:0TH_P1_L7R/WX

プリセット 1 スレッショルド L7 レベル (ビット 4～ビット 3) このビットフィールドは、電源投入時に初期化されません。

7.6.3.69 P1_THR_10 レジスタ (アドレス = 69h) [リセット = X]

図 7-111 に P1_THR_10 レジスタを示し、表 7-77 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 10

図 7-111 P1_THR_10 レジスタ
76543210
TH_P1_L7TH_P1_L8
R/W-XR/W-X
表 7-77 P1_THR_10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:5TH_P1_L7R/WX

プリセット 1 スレッショルド L7 レベル (ビット 2～ビット 0) このビットフィールドは、電源投入時に初期化されません。

4:0TH_P1_L8R/WXプリセット 1 スレッショルド L8 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.70 P1_THR_11 レジスタ (アドレス = 6Ah) [リセット = X]

図 7-112 に P1_THR_11 レジスタを示し、表 7-78 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 11 スレッショルド・マップ・セグメント構成レジスタ 1

図 7-112 P1_THR_11 レジスタ
76543210
TH_P1_L9
R/W-X
表 7-78 P1_THR_11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P1_L9R/WXスレッショルド L9 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.71 P1_THR_12 レジスタ (アドレス = 6Bh) [リセット = X]

図 7-113 に P1_THR_12 レジスタを示し、表 7-79 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 12

図 7-113 P1_THR_12 レジスタ
76543210
TH_P1_L10
R/W-X
表 7-79 P1_THR_12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P1_L10R/WXプリセット 1 スレッショルド L10 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.72 P1_THR_13 レジスタ (アドレス = 6Ch) [リセット = X]

図 7-114 に P1_THR_13 レジスタを示し、表 7-80 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 13

図 7-114 P1_THR_13 レジスタ
76543210
TH_P1_L11
R/W-X
表 7-80 P1_THR_13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P1_L11R/WXプリセット 1 スレッショルド L11 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.73 P1_THR_14 レジスタ(アドレス = 6Dh) [リセット = X]

図 7-115 に P1_THR_14 レジスタを示し、表 7-81 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 14

図 7-115 P1_THR_14 レジスタ
76543210
TH_P1_L12
R/W-X
表 7-81 P1_THR_14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P1_L12R/WXプリセット 1 スレッショルド L12 レベル。
このビットフィールドは、電源投入時に初期化されません。

7.6.3.74 P1_THR_15 レジスタ(アドレス = 6Eh) [リセット = X]

図 7-116 に P1_THR_15 レジスタを示し、表 7-82 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 1 スレッショルド・マップ・セグメント構成レジスタ 15

図 7-116 P1_THR_15 レジスタ
76543210
RESERVEDTH_P1_OFF
R-XR/W-X
表 7-82 P1_THR_15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4RESERVEDRX

予約済み

3:0TH_P1_OFFR/WXプリセット 1 スレッショルド・レベル・オフセット。MSB を符号ビットとして符号付き数値表現を使って、+7～-8の範囲の値をとります。
このビットフィールドは、電源投入時に初期化されません。

7.6.3.75 P2_THR_0 レジスタ (アドレス = 6Fh) [リセット = X]

図 7-117 に P2_THR_0 レジスタを示し、表 7-83 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 0

図 7-117 P2_THR_0 レジスタ
76543210
TH_P2_T1TH_P2_T2
R/W-XR/W-X
表 7-83 P2_THR_0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T1R/WXプリセット 2 スレッショルド T1 絶対時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T2R/WXプリセット 2 スレッショルド T2 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.76 P2_THR_1 レジスタ (アドレス = 70h) [リセット= X]

図 7-118 に P2_THR_1 レジスタを示し、表 7-84 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 1

図 7-118 P2_THR_1 レジスタ
76543210
TH_P2_T3TH_P2_T4
R/W-XR/W-X
表 7-84 P2_THR_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T3R/WXプリセット 2 スレッショルド T3 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T4R/WXプリセット 2 スレッショルド T4 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.77 P2_THR_2 レジスタ (アドレス =71h) [リセット = X]

図 7-119 に P2_THR_2 レジスタを示し、表 7-85 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 2

図 7-119 P2_THR_2 レジスタ
76543210
TH_P2_T5TH_P2_T6
R/W-XR/W-X
表 7-85 P2_THR_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T5R/WXプリセット 2 スレッショルド T5 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T6R/WXプリセット 2 スレッショルド T6 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.78 P2_THR_3 レジスタ (アドレス = 72h) [リセット = X]

図 7-120 に P2_THR_3 レジスタを示し、表 7-86 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 3

図 7-120 P2_THR_3 レジスタ
76543210
TH_P2_T7TH_P2_T8
R/W-XR/W-X
表 7-86 P2_THR_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T7R/WXプリセット 2 スレッショルド T7 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T8R/WXプリセット 2 スレッショルド T8 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.79 P2_THR_4 レジスタ (アドレス = 73h) [リセット = X]

図 7-121 に P2_THR_4 レジスタを示し、表 7-87 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 4

図 7-121 P2_THR_4 レジスタ
76543210
TH_P2_T9TH_P2_T10
R/W-XR/W-X
表 7-87 P2_THR_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T9R/WXプリセット 2 スレッショルド T9 のデルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T10R/WXプリセット 2 スレッショルド T10 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.80 P2_THR_5 レジスタ (アドレス = 74h) [リセット = X]

図 7-122 に P2_THR_5 レジスタを示し、表 7-88 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 5

図 7-122 P2_THR_5 レジスタ
76543210
TH_P2_T11TH_P2_T12
R/W-XR/W-X
表 7-88 P2_THR_5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_T11R/WXプリセット 2 スレッショルド T11 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。
3:0TH_P2_T12R/WXプリセット 2 スレッショルド T12 デルタ時間：
0000b = 100µs
0001b = 200µs
0010b = 300µs
0011b = 400µs
0100b = 600µs
0101b = 800µs
0110b = 1000µs
0111b = 1200µs
1000b = 1400µs
1001b = 2000µs
1010b = 2400µs
1011b = 3200µs
1100b = 4000µs
1101b = 5200µs
1110b = 6400µs
1111b = 8000µs
このビットフィールドは電源投入時に初期化されません。

7.6.3.81 P2_THR_6 レジスタ (アドレス = 75h) [リセット= X]

図 7-123 に P2_THR_6 レジスタを示し、表 7-89 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 6

図 7-123 P2_THR_6 レジスタ
76543210
TH_P2_L1TH_P2_L2
R/W-XR/W-X
表 7-89 P2_THR_6 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:3TH_P2_L1R/WXプリセット 2 スレッショルド L1 レベル
このビットフィールドは、電源投入時に初期化されません。
2:0TH_P2_L2R/WX

プリセット 2 スレッショルド L2 レベル (ビット 4～ビット 2) このビットフィールドは、電源投入時に初期化されません。

7.6.3.82 P2_THR_7 レジスタ (アドレス = 76h) [リセット = X]

図 7-124 に P2_THR_7 レジスタを示し、表 7-90 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 7

図 7-124 P2_THR_7 レジスタ
76543210
TH_P2_L2TH_P2_L3TH_P2_L4
R/W-XR/W-XR/W-X
表 7-90 P2_THR_7 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:6TH_P2_L2R/WX

プリセット 2 スレッショルド L2 レベル (ビット 1～ビット 0) このビットフィールドは、電源投入時に初期化されません。

5:1TH_P2_L3R/WXプリセット 2 スレッショルド L3 レベル
このビットフィールドは、電源投入時に初期化されません。
0TH_P2_L4R/WXプリセット 2 スレッショルド L4 レベル (ビット4)
このビットフィールドは、電源投入時に初期化されません。

7.6.3.83 P2_THR_8 レジスタ (アドレス = 77h) [リセット = X]

図 7-125 にP2_THR_8 レジスタを示し、表 7-91 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 8

図 7-125 P2_THR_8 レジスタ
76543210
TH_P2_L4TH_P2_L5
R/W-XR/W-X
表 7-91 P2_THR_8 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4TH_P2_L4R/WXプリセット 2 スレッショルド L4 レベル (ビット 3～ビット 0)
このビットフィールドは、電源投入時に初期化されません。
3:0TH_P2_L5R/WXプリセット 2 スレッショルド L5 レベル (ビット 4～ビット 1)
このビットフィールドは、電源投入時に初期化されません。

7.6.3.84 P2_THR_9 レジスタ (アドレス = 78h) [リセット = X]

図 7-126 に P2_THR_9 レジスタを示し、表 7-92 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 9

図 7-126 P2_THR_9 レジスタ
76543210
TH_P2_L5TH_P2_L6TH_P2_L7
R/W-XR/W-XR/W-X
表 7-92 P2_THR_9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7TH_P2_L5R/WXプリセット 2 スレッショルド L5 レベル (ビット 0)
このビットフィールドは、電源投入時に初期化されません。
6:2TH_P2_L6R/WXプリセット 2 スレッショルド L6 レベル
このビットフィールドは、電源投入時に初期化されません。
1:0TH_P2_L7R/WX

プリセット 2 スレッショルド L7 レベル (ビット 4～ビット 3) このビットフィールドは、電源投入時に初期化されません。

7.6.3.85 P2_THR_10 レジスタ (アドレス = 79h) [リセット = X]

図 7-127 に P2_THR_10 レジスタを示し、表 7-93 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 10

図 7-127 P2_THR_10 レジスタ
76543210
TH_P2_L7TH_P2_L8
R/W-XR/W-X
表 7-93 P2_THR_10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:5TH_P2_L7R/WXプリセット 2 スレッショルド L7 レベル (ビット 2～ビット 0)
このビットフィールドは、電源投入時に初期化されません。
4:0TH_P2_L8R/WXプリセット 2 スレッショルド L8 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.86 P2_THR_11 レジスタ (アドレス = 7Ah) [リセット = X]

図 7-128 に P2_THR_11 レジスタを示し、表 7-94 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 11

図 7-128 P2_THR_11 レジスタ
76543210
TH_P2_L9
R/W-X
表 7-94 P2_THR_11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P2_L9R/WXプリセット 2 スレッショルド L9 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.87 P2_THR_12 レジスタ (アドレス = 7Bh) [リセット = X]

図 7-129 に P2_THR_12 レジスタを示し、表 7-95 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 12

図 7-129 P2_THR_12 レジスタ
76543210
TH_P2_L10
R/W-X
表 7-95 P2_THR_12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P2_L10R/WXプリセット 2 スレッショルド L10 レベル
このビットフィールドは、初期化されていません。

7.6.3.88 P2_THR_13 レジスタ(アドレス = 7Ch)[リセット = X]

図 7-130 に P2_THR_13 レジスタを示し、表 7-96 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 13

図 7-130 P2_THR_13 レジスタ
76543210
TH_P2_L11
R/W-X
表 7-96 P2_THR_13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P2_L11R/WXプリセット 2 スレッショルド L11 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.89 P2_THR_14 レジスタ (アドレス = 7Dh) [リセット = X]

図 7-131 に P2_THR_14 レジスタを示し、表 7-97 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 14

図 7-131 P2_THR_14 レジスタ
76543210
TH_P2_L12
R/W-X
表 7-97 P2_THR_14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0TH_P2_L12R/WXプリセット 2 スレッショルド L12 レベル
このビットフィールドは、電源投入時に初期化されません。

7.6.3.90 P2_THR_15 レジスタ (アドレス = 7Eh) [リセット = X]

図 7-132 に P2_THR_15 レジスタを示し、表 7-98 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

プリセット 2 スレッショルド・マップ・セグメント構成レジスタ 15

図 7-132 P2_THR_15 レジスタ
76543210
RESERVEDTH_P2_OFF
R-XR/W-X
表 7-98 P2_THR_15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:4RESERVEDRX

予約済み

3:0TH_P2_OFFR/WXプリセット 2 スレッショルド・レベル・オフセット。MSBを符号ビットとして符号付き数値表現を使って、+7～-8の範囲の値をとります。
このビットフィールドは、電源投入時に初期化されません。

7.6.3.91 THR_CRC レジスタ (アドレス = 7Fh) [リセット = X]

図 7-133 に THR_CRC レジスタを示し、表 7-99 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

スレッショルド・マップ構成レジスタデータ CRC レジスタ

図 7-133 THR_CRC レジスタ
76543210
THR_CRC
R/W-X
表 7-99 THR_CRC レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7:0THR_CRCR/WXスレッショルド・マップ構成レジスタデータ CRC 値：
この読み取り専用レジスタ は、スレッショルド・マップ構成レジスタが更新されるたびに更新されます。
このビットフィールドは、電源投入時に初期化されません。