JAJSN21 December   2021 REF20-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的な特性
  8. 8 パラメータ測定情報
    1. 8.1 半田付けの熱による変動
    2. 8.2 長期安定性
    3. 8.3 熱によるヒステリシス
    4. 8.4 ノイズ特性
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 VREF と VBIAS のトラッキング
      2. 9.3.2 低温度ドリフト
      3. 9.3.3 負荷電流
    4. 9.4 デバイスの機能モード
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 ローサイド電流センシング・アプリケーション
        1. 10.2.1.1 設計要件
        2. 10.2.1.2 詳細な設計手順
          1. 10.2.1.2.1 シャント抵抗
          2. 10.2.1.2.2 差動アンプ
          3. 10.2.1.2.3 基準電圧
          4. 10.2.1.2.4 誤差の計算
          5. 10.2.1.2.5 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1 概要

REF20xx-Q1 は、デュアル出力の VREF および VBIAS (VREF / 2) バンドギャップ基準電圧ファミリです。セクション 9.1 セクションでは、基本的なバンドギャップ・トポロジと、VREF および VBIAS 出力の生成に使用される 2 つのバッファのブロック図を示します。トランジスタ Q1 および Q2 は、Q1 の電流密度が Q2 の電流密度より高くなるようにバイアスされます。2 つベース・エミッタ電圧の差 (VBE1 – VBE2) は、正の温度係数を持ち、抵抗 R5 の両端に印加されます。この電圧が増幅され、負の温度係数を持つ Q2 のベース・エミッタ電圧に加算されます。その結果、バンドギャップ出力電圧は温度にほとんど依存しません。2 つの独立したバッファを使用して、バンドギャップ電圧から VREF および VBIAS を生成します。抵抗 R1、R2、R3、R4 のサイズは、VBIAS = VREF/2 になるように設定されます。

e-Trim™ は、VREF および VBIAS の初期精度および温度係数に対するパッケージ・レベルのトリム手法で、プラスチック成形プロセス後の製造の最終段階で実行されます。この手法により、トランジスタのばらつきの影響や、パッケージの形成時に発生する誤差を最小限に抑えることができます。 REF20xx-Q1 には e-Trim が実行されており、温度ドリフトを最小限に抑え、VREF と VBIAS 出力の両方の初期精度を最高にします。