JAJSRL2A October   2023  – December 2023 RES11A-Q1

ADVMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 AEC-Q200 Qualification Testing
    7. 5.7 Typical Characteristics
  7. 6 Parameter Measurement Information
    1. 6.1 DC Measurement Configurations
    2. 6.2 AC Measurement Configurations
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Ratiometric Matching
      2. 7.3.2 Ratiometric Drift
      3. 7.3.3 Predictable Voltage Coefficient
      4. 7.3.4 Ultra-Low Noise
    4. 7.4 Device Functional Modes
  9. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Discrete Difference Amplifier
        1. 8.1.1.1 Difference-Amplifier Common-Mode Rejection Analysis
      2. 8.1.2 Discrete Instrumentation Amplifiers
        1. 8.1.2.1 Instrumentation Amplifier Common-Mode Rejection Analysis
      3. 8.1.3 Fully Differential Amplifier
    2. 8.2 Typical Application
      1. 8.2.1 Common-Mode Shifting Input Stage
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Examples
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 Development Support
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 9.1.1.3 TI のリファレンス・デザイン
        4. 9.1.1.4 フィルタ設計ツール
    2. 9.2 Documentation Support
      1. 9.2.1 Related Documentation
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 Trademarks
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Tape and Reel Information
    2. 11.2 Mechanical Data

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DDF|8
サーマルパッド・メカニカル・データ
発注情報

3 概要

RES11A-Q1 は、マッチングされた抵抗分割器のペアで、 テキサス・インスツルメンツの最新の高性能アナログ CMOS プロセスで薄膜 SiCr に実装されています。このデバイスは、熱および電流ノイズを低減するための公称入力抵抗が 1kΩ であり、幅広いシステムの要求を満たすため、いくつかの公称比率で供給されます。RES11A-Q1 は、デバイスの配置を 180° 回転させるだけで、ゲインを反転した構成で使用できます。この機能により、レイアウトの再利用がサポートされ、ディスクリート計測機器や差動アンプの実装などのアプリケーションで柔軟性が向上します。

RES11A-Q1 シリーズは高い比率マッチング精度を特長としており、各分割器の測定比率は公称値の ±120 ppm (標準値) 以内です。この精度は温度範囲全体にわたって維持され、最大比ドリフトはわずか ± 2ppm/℃です。さらに、デバイスのバイアスされた長期安定性は、徹底的な特性評価によって証明されています。

RES11A-Q1 は、AEC-Q200 温度グレード 1 の車載認定済みです。–40℃～+125℃の温度範囲で動作が規定されています。このデバイスは 8 ピンの SOT-23-THIN パッケージで供給され、本体サイズは 2.9mm × 1.6mm です (本体サイズは公称値であり、ピンは含まれていません)。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
RES11A-Q1 DDF (SOT-23-THIN、8) 2.9mm × 2.8mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
製品情報
部品番号 公称比
RES11A10-Q1 1：1
RES11A15-Q1(1) 1：1.5
RES11A16-Q1(1) 1：1.667
RES11A20-Q1(1) 1：2
RES11A25-Q1(1) 1：2.5
RES11A30-Q1(1) 1：3
RES11A40-Q1 1：4
RES11A50-Q1(1) 1：5
RES11A90-Q1 1：9
RES11A00-Q1 1：10
(1) プレビュー情報 (事前情報ではありません)。

 

GUID-20220828-SS0I-6MH2-1N0Z-BKRW9ZBGQDJJ-low.svg機能ブロック図
GUID-20231209-SS0I-77QS-5JQQ-RDRVZS7GCPCF-low.svg最高の CMRR を実現する優れた比率マッチング