JAJSRL2A
October 2023 – December 2023
RES11A-Q1
ADVMIX
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics
5.6
AEC-Q200 Qualification Testing
5.7
Typical Characteristics
6
Parameter Measurement Information
6.1
DC Measurement Configurations
6.2
AC Measurement Configurations
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Ratiometric Matching
7.3.2
Ratiometric Drift
7.3.3
Predictable Voltage Coefficient
7.3.4
Ultra-Low Noise
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.1.1
Discrete Difference Amplifier
8.1.1.1
Difference-Amplifier Common-Mode Rejection Analysis
8.1.2
Discrete Instrumentation Amplifiers
8.1.2.1
Instrumentation Amplifier Common-Mode Rejection Analysis
8.1.3
Fully Differential Amplifier
8.2
Typical Application
8.2.1
Common-Mode Shifting Input Stage
8.2.1.1
Design Requirements
8.2.1.2
Detailed Design Procedure
8.2.1.3
Application Curves
8.3
Power Supply Recommendations
8.4
Layout
8.4.1
Layout Guidelines
8.4.2
Layout Examples
9
Device and Documentation Support
9.1
Device Support
9.1.1
Development Support
9.1.1.1
PSpice® for TI
9.1.1.2
TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
9.1.1.3
TI のリファレンス・デザイン
9.1.1.4
フィルタ設計ツール
9.2
Documentation Support
9.2.1
Related Documentation
9.3
ドキュメントの更新通知を受け取る方法
9.4
サポート・リソース
9.5
Trademarks
9.6
静電気放電に関する注意事項
9.7
用語集
10
Revision History
11
Mechanical, Packaging, and Orderable Information
11.1
Tape and Reel Information
11.2
Mechanical Data
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DDF|8
サーマルパッド・メカニカル・データ
発注情報
jajsrl2a_oa
9.1.1
Development Support